|
|
reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced
|
References
include/llvm/CodeGen/GlobalISel/CallLowering.h 77 MachineOperand Callee = MachineOperand::CreateImm(0);
include/llvm/CodeGen/MachineInstrBuilder.h 123 MI->addOperand(*MF, MachineOperand::CreateImm(Val));
include/llvm/CodeGen/TargetInstrInfo.h 601 MachineOperand LHS = MachineOperand::CreateImm(0);
602 MachineOperand RHS = MachineOperand::CreateImm(0);
lib/CodeGen/MIRParser/MIParser.cpp 886 MachineOperand MO = MachineOperand::CreateImm(0);
1483 Dest = MachineOperand::CreateImm(Int.getExtValue());
1823 Dest = MachineOperand::CreateImm(SubRegIndex);
lib/CodeGen/SelectionDAG/FastISel.cpp 766 Ops.push_back(MachineOperand::CreateImm(StackMaps::ConstantOp));
767 Ops.push_back(MachineOperand::CreateImm(C->getSExtValue()));
769 Ops.push_back(MachineOperand::CreateImm(StackMaps::ConstantOp));
770 Ops.push_back(MachineOperand::CreateImm(0));
812 Ops.push_back(MachineOperand::CreateImm(ID->getZExtValue()));
818 Ops.push_back(MachineOperand::CreateImm(NumBytes->getZExtValue()));
951 Ops.push_back(MachineOperand::CreateImm(ID->getZExtValue()));
957 Ops.push_back(MachineOperand::CreateImm(NumBytes->getZExtValue()));
963 Ops.push_back(MachineOperand::CreateImm(CalleeConstAddr));
968 Ops.push_back(MachineOperand::CreateImm(CalleeConstAddr));
974 Ops.push_back(MachineOperand::CreateImm(0));
981 Ops.push_back(MachineOperand::CreateImm(NumCallRegArgs));
984 Ops.push_back(MachineOperand::CreateImm((unsigned)CC));
lib/Target/AArch64/AArch64InstrInfo.cpp 141 Cond.push_back(MachineOperand::CreateImm(-1));
142 Cond.push_back(MachineOperand::CreateImm(LastInst->getOpcode()));
150 Cond.push_back(MachineOperand::CreateImm(-1));
151 Cond.push_back(MachineOperand::CreateImm(LastInst->getOpcode()));
lib/Target/AArch64/AArch64InstructionSelector.cpp 1126 MovZ->addOperand(MF, MachineOperand::CreateImm(0));
1143 MovI->addOperand(MF, MachineOperand::CreateImm(Offset));
1683 I.addOperand(MachineOperand::CreateImm(0));
1684 I.addOperand(MachineOperand::CreateImm(0));
1787 I.addOperand(MachineOperand::CreateImm(Offset));
lib/Target/AMDGPU/AMDGPUInstructionSelector.cpp 243 return MachineOperand::CreateImm(Imm.getLoBits(32).getSExtValue());
245 return MachineOperand::CreateImm(Imm.getHiBits(32).getSExtValue());
323 I.addOperand(*MF, MachineOperand::CreateImm(0));
412 I.addOperand(*MF, MachineOperand::CreateImm(0));
lib/Target/AMDGPU/SIFoldOperands.cpp 860 MachineOperand ImmOp = MachineOperand::CreateImm(Imm.getSExtValue());
lib/Target/AMDGPU/SIInstrInfo.cpp 1924 Cond.push_back(MachineOperand::CreateImm(Pred));
3893 return MachineOperand::CreateImm(static_cast<int32_t>(Op.getImm()));
3895 return MachineOperand::CreateImm(static_cast<int32_t>(Op.getImm() >> 32));
5026 Inst.addOperand(MachineOperand::CreateImm(0));
5027 Inst.addOperand(MachineOperand::CreateImm(Size));
5032 Inst.addOperand(MachineOperand::CreateImm(0));
5049 Inst.addOperand(MachineOperand::CreateImm(Offset));
5050 Inst.addOperand(MachineOperand::CreateImm(BitWidth));
5124 Inst.addOperand(MachineOperand::CreateImm(0)); // clamp bit
lib/Target/AMDGPU/SILoadStoreOptimizer.cpp 1358 return MachineOperand::CreateImm(Val);
lib/Target/ARC/ARCOptAddrMode.cpp 445 MachineOperand Src = MachineOperand::CreateImm(0xDEADBEEF);
lib/Target/ARM/ARMBaseInstrInfo.h 465 return {{MachineOperand::CreateImm(static_cast<int64_t>(Pred)),
lib/Target/ARM/ARMISelLowering.cpp10764 MI.addOperand(MachineOperand::CreateImm(ARMCC::AL));
lib/Target/AVR/AVRInstrInfo.cpp 371 Cond.push_back(MachineOperand::CreateImm(BranchCode));
lib/Target/Hexagon/HexagonBitSimplify.cpp 2004 MI->addOperand(MachineOperand::CreateImm(V));
lib/Target/Hexagon/HexagonConstExtenders.cpp 774 return MachineOperand::CreateImm(V.ImmVal + Offset);
lib/Target/Hexagon/HexagonInstrInfo.cpp 483 Cond.push_back(MachineOperand::CreateImm(LastInst->getOpcode()));
489 Cond.push_back(MachineOperand::CreateImm(LastInst->getOpcode()));
496 Cond.push_back(MachineOperand::CreateImm(LastInst->getOpcode()));
513 Cond.push_back(MachineOperand::CreateImm(SecondLastInst->getOpcode()));
524 Cond.push_back(MachineOperand::CreateImm(SecondLastInst->getOpcode()));
544 Cond.push_back(MachineOperand::CreateImm(SecondLastInst->getOpcode()));
715 Cond.push_back(MachineOperand::CreateImm(Hexagon::J2_jumpf));
4438 MIB->addOperand(MachineOperand::CreateImm(memShufDisabledMask));
lib/Target/Lanai/LanaiInstrInfo.cpp 631 Condition.push_back(MachineOperand::CreateImm(BranchCond));
lib/Target/MSP430/MSP430InstrInfo.cpp 240 Cond.push_back(MachineOperand::CreateImm(BranchCode));
lib/Target/Mips/MipsConstantIslandPass.cpp 1666 I->addOperand(MachineOperand::CreateImm(4));
lib/Target/Mips/MipsInstrInfo.cpp 88 Cond.push_back(MachineOperand::CreateImm(Opc));
lib/Target/PowerPC/PPCExpandISEL.cpp 462 .add(MachineOperand::CreateImm(0));
487 .add(MachineOperand::CreateImm(0));
lib/Target/PowerPC/PPCISelLowering.cpp10896 Cond.push_back(MachineOperand::CreateImm(PPC::PRED_BIT_SET));
lib/Target/PowerPC/PPCInstrInfo.cpp 547 Cond.push_back(MachineOperand::CreateImm(PPC::PRED_BIT_SET));
555 Cond.push_back(MachineOperand::CreateImm(PPC::PRED_BIT_UNSET));
565 Cond.push_back(MachineOperand::CreateImm(1));
576 Cond.push_back(MachineOperand::CreateImm(0));
610 Cond.push_back(MachineOperand::CreateImm(PPC::PRED_BIT_SET));
620 Cond.push_back(MachineOperand::CreateImm(PPC::PRED_BIT_UNSET));
633 Cond.push_back(MachineOperand::CreateImm(1));
647 Cond.push_back(MachineOperand::CreateImm(0));
4190 Cond.push_back(MachineOperand::CreateImm(0));
lib/Target/RISCV/RISCVInstrInfo.cpp 209 Cond.push_back(MachineOperand::CreateImm(LastInst.getOpcode()));
lib/Target/Sparc/SparcInstrInfo.cpp 155 Cond.push_back(MachineOperand::CreateImm(LastInst->getOperand(1).getImm()));
lib/Target/SystemZ/SystemZInstrInfo.cpp 419 Cond.push_back(MachineOperand::CreateImm(Branch.CCValid));
420 Cond.push_back(MachineOperand::CreateImm(Branch.CCMask));
lib/Target/WebAssembly/WebAssemblyCFGStackify.cpp 1334 MO = MachineOperand::CreateImm(getDepth(Stack, MO.getMBB()));
lib/Target/WebAssembly/WebAssemblyCallIndirectFixup.cpp 123 Ops.push_back(MachineOperand::CreateImm(0));
127 Ops.push_back(MachineOperand::CreateImm(0));
lib/Target/WebAssembly/WebAssemblyInstrInfo.cpp 122 Cond.push_back(MachineOperand::CreateImm(true));
130 Cond.push_back(MachineOperand::CreateImm(false));
144 Cond.push_back(MachineOperand::CreateImm(true));
230 Cond.front() = MachineOperand::CreateImm(!Cond.front().getImm());
lib/Target/WebAssembly/WebAssemblyRegStackify.cpp 108 MI->addOperand(MachineOperand::CreateImm(0));
111 MI->addOperand(MachineOperand::CreateImm(0));
lib/Target/X86/X86InstrBuilder.h 76 MO.push_back(MachineOperand::CreateImm(Scale));
83 MO.push_back(MachineOperand::CreateImm(Disp));
lib/Target/X86/X86InstrInfo.cpp 1666 WorkingMI.addOperand(MachineOperand::CreateImm(Mask));
1677 WorkingMI.addOperand(MachineOperand::CreateImm(0x02));
2608 Cond.push_back(MachineOperand::CreateImm(BranchCode));
2736 MBP.RHS = MachineOperand::CreateImm(0);
5344 MOs.push_back(MachineOperand::CreateImm(1));
7647 return ParamLoadedValue(MachineOperand::CreateImm(0), Expr);
lib/Target/XCore/XCoreInstrInfo.cpp 220 Cond.push_back(MachineOperand::CreateImm(BranchCode));
241 Cond.push_back(MachineOperand::CreateImm(BranchCode));
unittests/CodeGen/MachineOperandTest.cpp 27 MachineOperand MO = MachineOperand::CreateImm(50);
109 MachineOperand MO = MachineOperand::CreateImm(3);