|
|
reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced
|
References
gen/lib/Target/AMDGPU/AMDGPUGenDAGISel.inc50546 /*108728*/ OPC_CheckChild2CondCode, ISD::SETGE,
50574 /*108804*/ OPC_CheckChild2CondCode, ISD::SETGE,
51048 /*110097*/ OPC_CheckChild2CondCode, ISD::SETGE,
51076 /*110173*/ OPC_CheckChild2CondCode, ISD::SETGE,
51550 /*111466*/ OPC_CheckChild2CondCode, ISD::SETGE,
51578 /*111542*/ OPC_CheckChild2CondCode, ISD::SETGE,
52063 /*112804*/ OPC_CheckChild2CondCode, ISD::SETGE,
52323 /*113427*/ OPC_CheckChild2CondCode, ISD::SETGE,
52583 /*114050*/ OPC_CheckChild2CondCode, ISD::SETGE,
60325 /*132000*/ OPC_CheckChild2CondCode, ISD::SETGE,
60464 /*132258*/ OPC_CheckChild2CondCode, ISD::SETGE,
60727 /*132738*/ OPC_CheckChild2CondCode, ISD::SETGE,
61014 /*133326*/ OPC_CheckChild2CondCode, ISD::SETGE,
61471 /*134423*/ OPC_CheckChild2CondCode, ISD::SETGE,
61940 /*135544*/ OPC_CheckChild2CondCode, ISD::SETGE,
62186 /*136097*/ OPC_CheckChild2CondCode, ISD::SETGE,
gen/lib/Target/AMDGPU/R600GenDAGISel.inc 4380 /* 17953*/ OPC_CheckCondCode, ISD::SETGE,
4607 /* 18820*/ OPC_CheckCondCode, ISD::SETGE,
4818 /* 19673*/ OPC_CheckCondCode, ISD::SETGE,
4962 /* 20297*/ OPC_CheckCondCode, ISD::SETGE,
5049 /* 20638*/ OPC_CheckCondCode, ISD::SETGE,
5211 /* 21279*/ OPC_CheckCondCode, ISD::SETGE,
5307 /* 21695*/ OPC_CheckCondCode, ISD::SETGE,
gen/lib/Target/BPF/BPFGenDAGISel.inc 2063 return (N->getZExtValue() == ISD::SETGE);
gen/lib/Target/Hexagon/HexagonGenDAGISel.inc29690 /* 57293*/ OPC_CheckChild2CondCode, ISD::SETGE,
29838 /* 57586*/ OPC_CheckChild2CondCode, ISD::SETGE,
29913 /* 57740*/ OPC_CheckChild2CondCode, ISD::SETGE,
30020 /* 57955*/ OPC_CheckChild2CondCode, ISD::SETGE,
30128 /* 58171*/ OPC_CheckChild2CondCode, ISD::SETGE,
30236 /* 58387*/ OPC_CheckChild2CondCode, ISD::SETGE,
30270 /* 58455*/ OPC_CheckChild2CondCode, ISD::SETGE,
30425 /* 58801*/ OPC_CheckChild2CondCode, ISD::SETGE,
30829 /* 59596*/ OPC_CheckChild2CondCode, ISD::SETGE,
51519 /* 97068*/ OPC_CheckChild2CondCode, ISD::SETGE,
51675 /* 97347*/ OPC_CheckChild2CondCode, ISD::SETGE,
68532 /*132729*/ OPC_CheckChild2CondCode, ISD::SETGE,
68637 /*132920*/ OPC_CheckChild2CondCode, ISD::SETGE,
68773 /*133163*/ OPC_CheckChild2CondCode, ISD::SETGE,
68879 /*133355*/ OPC_CheckChild2CondCode, ISD::SETGE,
69015 /*133597*/ OPC_CheckChild2CondCode, ISD::SETGE,
69078 /*133710*/ OPC_CheckChild2CondCode, ISD::SETGE,
69138 /*133818*/ OPC_CheckChild2CondCode, ISD::SETGE,
69218 /*133962*/ OPC_CheckChild2CondCode, ISD::SETGE,
69298 /*134106*/ OPC_CheckChild2CondCode, ISD::SETGE,
gen/lib/Target/Mips/MipsGenDAGISel.inc 1709 /* 3061*/ OPC_CheckChild2CondCode, ISD::SETGE,
1811 /* 3223*/ OPC_CheckChild2CondCode, ISD::SETGE,
1975 /* 3495*/ OPC_CheckChild2CondCode, ISD::SETGE,
2055 /* 3653*/ OPC_CheckChild2CondCode, ISD::SETGE,
2135 /* 3811*/ OPC_CheckChild2CondCode, ISD::SETGE,
2228 /* 3981*/ OPC_CheckChild2CondCode, ISD::SETGE,
2331 /* 4149*/ OPC_CheckChild2CondCode, ISD::SETGE,
2399 /* 4285*/ OPC_CheckChild2CondCode, ISD::SETGE,
2467 /* 4421*/ OPC_CheckChild2CondCode, ISD::SETGE,
2559 /* 4587*/ OPC_CheckChild2CondCode, ISD::SETGE,
2622 /* 4693*/ OPC_CheckChild2CondCode, ISD::SETGE,
2742 /* 4899*/ OPC_CheckChild2CondCode, ISD::SETGE,
2847 /* 5097*/ OPC_CheckChild2CondCode, ISD::SETGE,
3277 /* 5881*/ OPC_CheckChild2CondCode, ISD::SETGE,
3363 /* 6056*/ OPC_CheckChild2CondCode, ISD::SETGE,
3449 /* 6231*/ OPC_CheckChild2CondCode, ISD::SETGE,
3535 /* 6406*/ OPC_CheckChild2CondCode, ISD::SETGE,
4163 /* 7808*/ OPC_CheckChild2CondCode, ISD::SETGE,
4231 /* 7946*/ OPC_CheckChild2CondCode, ISD::SETGE,
4571 /* 8702*/ OPC_CheckChild2CondCode, ISD::SETGE,
4636 /* 8837*/ OPC_CheckChild2CondCode, ISD::SETGE,
4723 /* 9022*/ OPC_CheckChild2CondCode, ISD::SETGE,
4801 /* 9184*/ OPC_CheckChild2CondCode, ISD::SETGE,
4879 /* 9346*/ OPC_CheckChild2CondCode, ISD::SETGE,
4971 /* 9513*/ OPC_CheckChild2CondCode, ISD::SETGE,
5023 /* 9621*/ OPC_CheckChild2CondCode, ISD::SETGE,
5367 /* 10323*/ OPC_CheckChild2CondCode, ISD::SETGE,
5435 /* 10461*/ OPC_CheckChild2CondCode, ISD::SETGE,
5503 /* 10599*/ OPC_CheckChild2CondCode, ISD::SETGE,
5571 /* 10737*/ OPC_CheckChild2CondCode, ISD::SETGE,
5639 /* 10875*/ OPC_CheckChild2CondCode, ISD::SETGE,
5704 /* 11007*/ OPC_CheckChild2CondCode, ISD::SETGE,
5788 /* 11181*/ OPC_CheckChild2CondCode, ISD::SETGE,
5872 /* 11355*/ OPC_CheckChild2CondCode, ISD::SETGE,
5956 /* 11529*/ OPC_CheckChild2CondCode, ISD::SETGE,
6040 /* 11703*/ OPC_CheckChild2CondCode, ISD::SETGE,
6185 /* 11985*/ OPC_CheckChild2CondCode, ISD::SETGE,
6253 /* 12123*/ OPC_CheckChild2CondCode, ISD::SETGE,
6318 /* 12255*/ OPC_CheckChild2CondCode, ISD::SETGE,
6402 /* 12429*/ OPC_CheckChild2CondCode, ISD::SETGE,
16586 /* 30791*/ OPC_CheckChild2CondCode, ISD::SETGE,
16608 /* 30843*/ OPC_CheckChild2CondCode, ISD::SETGE,
16755 /* 31150*/ OPC_CheckChild2CondCode, ISD::SETGE,
16821 /* 31306*/ OPC_CheckChild2CondCode, ISD::SETGE,
16886 /* 31444*/ OPC_CheckChild2CondCode, ISD::SETGE,
16999 /* 31701*/ OPC_CheckChild2CondCode, ISD::SETGE,
17098 /* 31919*/ OPC_CheckChild2CondCode, ISD::SETGE,
17189 /* 32098*/ OPC_CheckChild2CondCode, ISD::SETGE,
17273 /* 32254*/ OPC_CheckChild2CondCode, ISD::SETGE,
17442 /* 32611*/ OPC_CheckChild2CondCode, ISD::SETGE,
17526 /* 32767*/ OPC_CheckChild2CondCode, ISD::SETGE,
29359 /* 55546*/ OPC_CheckCondCode, ISD::SETGE,
29529 /* 56007*/ OPC_CheckChild2CondCode, ISD::SETGE,
gen/lib/Target/NVPTX/NVPTXGenDAGISel.inc59088 /*125350*/ OPC_CheckChild2CondCode, ISD::SETGE,
59102 /*125377*/ OPC_CheckChild2CondCode, ISD::SETGE,
59116 /*125404*/ OPC_CheckChild2CondCode, ISD::SETGE,
59130 /*125431*/ OPC_CheckChild2CondCode, ISD::SETGE,
59144 /*125458*/ OPC_CheckChild2CondCode, ISD::SETGE,
59158 /*125485*/ OPC_CheckChild2CondCode, ISD::SETGE,
59172 /*125512*/ OPC_CheckChild2CondCode, ISD::SETGE,
59186 /*125539*/ OPC_CheckChild2CondCode, ISD::SETGE,
59200 /*125566*/ OPC_CheckChild2CondCode, ISD::SETGE,
59214 /*125593*/ OPC_CheckChild2CondCode, ISD::SETGE,
59228 /*125620*/ OPC_CheckChild2CondCode, ISD::SETGE,
59242 /*125647*/ OPC_CheckChild2CondCode, ISD::SETGE,
62896 /*132790*/ OPC_CheckChild2CondCode, ISD::SETGE,
62920 /*132838*/ OPC_CheckChild2CondCode, ISD::SETGE,
62944 /*132886*/ OPC_CheckChild2CondCode, ISD::SETGE,
62958 /*132913*/ OPC_CheckChild2CondCode, ISD::SETGE,
62972 /*132940*/ OPC_CheckChild2CondCode, ISD::SETGE,
62996 /*132988*/ OPC_CheckChild2CondCode, ISD::SETGE,
63020 /*133036*/ OPC_CheckChild2CondCode, ISD::SETGE,
63034 /*133063*/ OPC_CheckChild2CondCode, ISD::SETGE,
65432 /*138174*/ OPC_CheckChild2CondCode, ISD::SETGE,
65461 /*138238*/ OPC_CheckChild2CondCode, ISD::SETGE,
65490 /*138302*/ OPC_CheckChild2CondCode, ISD::SETGE,
65519 /*138366*/ OPC_CheckChild2CondCode, ISD::SETGE,
66156 /*139774*/ OPC_CheckChild2CondCode, ISD::SETGE,
66340 /*140177*/ OPC_CheckChild2CondCode, ISD::SETGE,
66524 /*140580*/ OPC_CheckChild2CondCode, ISD::SETGE,
67223 /*142108*/ OPC_CheckChild2CondCode, ISD::SETGE,
67899 /*143559*/ OPC_CheckChild2CondCode, ISD::SETGE,
68311 /*144454*/ OPC_CheckChild2CondCode, ISD::SETGE,
gen/lib/Target/PowerPC/PPCGenDAGISel.inc 3921 /* 8436*/ OPC_CheckChild2CondCode, ISD::SETGE,
4017 /* 8693*/ OPC_CheckChild2CondCode, ISD::SETGE,
4144 /* 9050*/ OPC_CheckChild2CondCode, ISD::SETGE,
4218 /* 9256*/ OPC_CheckChild2CondCode, ISD::SETGE,
4292 /* 9453*/ OPC_CheckChild2CondCode, ISD::SETGE,
4604 /* 10302*/ OPC_CheckChild2CondCode, ISD::SETGE,
4807 /* 10843*/ OPC_CheckChild2CondCode, ISD::SETGE,
4835 /* 10913*/ OPC_CheckChild2CondCode, ISD::SETGE,
5006 /* 11365*/ OPC_CheckChild2CondCode, ISD::SETGE,
5055 /* 11498*/ OPC_CheckChild2CondCode, ISD::SETGE,
5125 /* 11682*/ OPC_CheckChild2CondCode, ISD::SETGE,
5438 /* 12533*/ OPC_CheckChild2CondCode, ISD::SETGE,
5645 /* 13100*/ OPC_CheckChild2CondCode, ISD::SETGE,
5939 /* 13905*/ OPC_CheckChild2CondCode, ISD::SETGE,
6195 /* 14602*/ OPC_CheckChild2CondCode, ISD::SETGE,
6489 /* 15407*/ OPC_CheckChild2CondCode, ISD::SETGE,
6745 /* 16104*/ OPC_CheckChild2CondCode, ISD::SETGE,
7576 /* 18202*/ OPC_CheckChild2CondCode, ISD::SETGE,
7672 /* 18459*/ OPC_CheckChild2CondCode, ISD::SETGE,
7799 /* 18816*/ OPC_CheckChild2CondCode, ISD::SETGE,
7873 /* 19022*/ OPC_CheckChild2CondCode, ISD::SETGE,
7947 /* 19219*/ OPC_CheckChild2CondCode, ISD::SETGE,
8259 /* 20068*/ OPC_CheckChild2CondCode, ISD::SETGE,
8462 /* 20609*/ OPC_CheckChild2CondCode, ISD::SETGE,
8490 /* 20679*/ OPC_CheckChild2CondCode, ISD::SETGE,
8661 /* 21131*/ OPC_CheckChild2CondCode, ISD::SETGE,
8710 /* 21264*/ OPC_CheckChild2CondCode, ISD::SETGE,
8780 /* 21448*/ OPC_CheckChild2CondCode, ISD::SETGE,
9093 /* 22299*/ OPC_CheckChild2CondCode, ISD::SETGE,
9300 /* 22866*/ OPC_CheckChild2CondCode, ISD::SETGE,
9594 /* 23671*/ OPC_CheckChild2CondCode, ISD::SETGE,
9850 /* 24368*/ OPC_CheckChild2CondCode, ISD::SETGE,
10144 /* 25173*/ OPC_CheckChild2CondCode, ISD::SETGE,
10400 /* 25870*/ OPC_CheckChild2CondCode, ISD::SETGE,
10916 /* 27249*/ OPC_CheckChild2CondCode, ISD::SETGE,
11228 /* 28230*/ OPC_CheckChild2CondCode, ISD::SETGE,
11441 /* 28904*/ OPC_CheckChild2CondCode, ISD::SETGE,
11754 /* 29887*/ OPC_CheckChild2CondCode, ISD::SETGE,
11960 /* 30548*/ OPC_CheckChild2CondCode, ISD::SETGE,
12254 /* 31486*/ OPC_CheckChild2CondCode, ISD::SETGE,
12510 /* 32297*/ OPC_CheckChild2CondCode, ISD::SETGE,
12804 /* 33235*/ OPC_CheckChild2CondCode, ISD::SETGE,
13060 /* 34046*/ OPC_CheckChild2CondCode, ISD::SETGE,
19295 /* 48760*/ OPC_CheckChild2CondCode, ISD::SETGE,
19410 /* 49072*/ OPC_CheckChild2CondCode, ISD::SETGE,
19659 /* 49705*/ OPC_CheckChild2CondCode, ISD::SETGE,
19723 /* 49892*/ OPC_CheckChild2CondCode, ISD::SETGE,
19788 /* 50081*/ OPC_CheckChild2CondCode, ISD::SETGE,
19879 /* 50347*/ OPC_CheckChild2CondCode, ISD::SETGE,
19961 /* 50582*/ OPC_CheckChild2CondCode, ISD::SETGE,
20052 /* 50848*/ OPC_CheckChild2CondCode, ISD::SETGE,
20134 /* 51083*/ OPC_CheckChild2CondCode, ISD::SETGE,
25225 /* 60736*/ OPC_CheckChild2CondCode, ISD::SETGE,
25442 /* 61325*/ OPC_CheckChild2CondCode, ISD::SETGE,
25635 /* 61821*/ OPC_CheckChild2CondCode, ISD::SETGE,
25836 /* 62368*/ OPC_CheckChild2CondCode, ISD::SETGE,
25939 /* 62635*/ OPC_CheckChild2CondCode, ISD::SETGE,
26121 /* 63062*/ OPC_CheckChild2CondCode, ISD::SETGE,
26240 /* 63419*/ OPC_CheckChild2CondCode, ISD::SETGE,
26477 /* 64046*/ OPC_CheckChild2CondCode, ISD::SETGE,
26596 /* 64403*/ OPC_CheckChild2CondCode, ISD::SETGE,
26773 /* 64886*/ OPC_CheckChild2CondCode, ISD::SETGE,
27049 /* 65622*/ OPC_CheckChild2CondCode, ISD::SETGE,
27259 /* 66151*/ OPC_CheckChild2CondCode, ISD::SETGE,
28785 /* 69140*/ OPC_CheckCondCode, ISD::SETGE,
28915 /* 69485*/ OPC_CheckCondCode, ISD::SETGE,
29015 /* 69715*/ OPC_CheckCondCode, ISD::SETGE,
29120 /* 69955*/ OPC_CheckCondCode, ISD::SETGE,
29230 /* 70205*/ OPC_CheckCondCode, ISD::SETGE,
29340 /* 70455*/ OPC_CheckCondCode, ISD::SETGE,
29450 /* 70705*/ OPC_CheckCondCode, ISD::SETGE,
29560 /* 70955*/ OPC_CheckCondCode, ISD::SETGE,
29670 /* 71205*/ OPC_CheckCondCode, ISD::SETGE,
29775 /* 71445*/ OPC_CheckCondCode, ISD::SETGE,
29880 /* 71685*/ OPC_CheckCondCode, ISD::SETGE,
29985 /* 71925*/ OPC_CheckCondCode, ISD::SETGE,
30090 /* 72165*/ OPC_CheckCondCode, ISD::SETGE,
30200 /* 72415*/ OPC_CheckCondCode, ISD::SETGE,
30310 /* 72665*/ OPC_CheckCondCode, ISD::SETGE,
gen/lib/Target/RISCV/RISCVGenDAGISel.inc 6948 /* 12868*/ OPC_CheckChild2CondCode, ISD::SETGE,
7137 /* 13274*/ OPC_CheckChild2CondCode, ISD::SETGE,
7740 /* 14529*/ OPC_CheckChild2CondCode, ISD::SETGE,
7930 /* 14838*/ OPC_CheckChild2CondCode, ISD::SETGE,
gen/lib/Target/WebAssembly/WebAssemblyGenDAGISel.inc 7639 /* 14167*/ OPC_CheckChild2CondCode, ISD::SETGE,
7712 /* 14299*/ OPC_CheckChild2CondCode, ISD::SETGE,
7795 /* 14450*/ OPC_CheckChild2CondCode, ISD::SETGE,
7871 /* 14589*/ OPC_CheckChild2CondCode, ISD::SETGE,
7938 /* 14713*/ OPC_CheckChild2CondCode, ISD::SETGE,
8012 /* 14851*/ OPC_CheckChild2CondCode, ISD::SETGE,
8087 /* 14992*/ OPC_CheckChild2CondCode, ISD::SETGE,
8177 /* 15158*/ OPC_CheckChild2CondCode, ISD::SETGE,
8260 /* 15311*/ OPC_CheckChild2CondCode, ISD::SETGE,
gen/lib/Target/XCore/XCoreGenDAGISel.inc 1446 /* 2415*/ OPC_CheckChild2CondCode, ISD::SETGE,
1602 /* 2722*/ OPC_CheckChild2CondCode, ISD::SETGE,
1819 /* 3171*/ OPC_CheckChild2CondCode, ISD::SETGE,
include/llvm/CodeGen/ISDOpcodes.h 1054 return Code == SETGT || Code == SETGE || Code == SETLT || Code == SETLE;
lib/CodeGen/Analysis.cpp 230 case ISD::SETOGE: case ISD::SETUGE: return ISD::SETGE;
244 case ICmpInst::ICMP_SGE: return ISD::SETGE;
lib/CodeGen/SelectionDAG/DAGCombiner.cpp 8161 case ISD::SETGE:
8703 if (((RHSIsAllZeros && (CC == ISD::SETGT || CC == ISD::SETGE)) ||
12302 case ISD::SETGE:
lib/CodeGen/SelectionDAG/LegalizeDAG.cpp 1705 case ISD::SETGE:
lib/CodeGen/SelectionDAG/LegalizeIntegerTypes.cpp 1281 case ISD::SETGE:
3056 SDValue HLPos = DAG.getSetCC(dl, BoolNVT, ResultHL, NVTZero, ISD::SETGE);
3110 SDValue LHSSign = DAG.getSetCC(dl, OType, LHS, Zero, ISD::SETGE);
3111 SDValue RHSSign = DAG.getSetCC(dl, OType, RHS, Zero, ISD::SETGE);
3116 SDValue SumSign = DAG.getSetCC(dl, OType, Sum, Zero, ISD::SETGE);
3692 case ISD::SETGE:
3724 bool EqAllowed = (CCCode == ISD::SETLE || CCCode == ISD::SETGE ||
3758 case ISD::SETLE: CCCode = ISD::SETGE; FlipOperands = true; break;
lib/CodeGen/SelectionDAG/SelectionDAG.cpp 379 case ISD::SETGE: return 1;
2030 case ISD::SETGE: return getBoolConstant(C1.sge(C2), dl, VT, OpVT);
2069 case ISD::SETGE: if (R==APFloat::cmpUnordered)
lib/CodeGen/SelectionDAG/SelectionDAGDumper.cpp 417 case ISD::SETGE: return "setge";
lib/CodeGen/SelectionDAG/TargetLowering.cpp 299 case ISD::SETGE:
3311 case ISD::SETGE:
3500 if (Cond == ISD::SETGE || Cond == ISD::SETUGE) {
3508 ISD::CondCode NewCC = (Cond == ISD::SETGE) ? ISD::SETGT : ISD::SETUGT;
3906 case ISD::SETGE: // X >=s Y --> X == 0 | Y == 1 --> ~X | Y
lib/CodeGen/TargetLoweringBase.cpp 539 CCs[RTLIB::OGE_F32] = ISD::SETGE;
540 CCs[RTLIB::OGE_F64] = ISD::SETGE;
541 CCs[RTLIB::OGE_F128] = ISD::SETGE;
542 CCs[RTLIB::OGE_PPCF128] = ISD::SETGE;
lib/Target/AArch64/AArch64ISelLowering.cpp 1438 case ISD::SETGE:
1471 case ISD::SETGE:
1982 case ISD::SETGE:
2008 CC = (CC == ISD::SETLE) ? ISD::SETLT : ISD::SETGE;
5628 Cmp = emitComparison(ExtraShAmt, DAG.getConstant(0, dl, MVT::i64), ISD::SETGE,
5684 Cmp = emitComparison(ExtraShAmt, DAG.getConstant(0, dl, MVT::i64), ISD::SETGE,
lib/Target/AMDGPU/AMDGPUISelLowering.cpp 1315 case ISD::SETGE:
lib/Target/AMDGPU/SIISelLowering.cpp 9798 (CC == ISD::SETEQ || CC == ISD::SETGE || CC == ISD::SETULE)))
lib/Target/AMDGPU/SIInsertSkips.cpp 204 case ISD::SETGE:
lib/Target/ARC/ARCISelLowering.cpp 59 case ISD::SETGE:
lib/Target/ARM/ARMISelLowering.cpp 1803 case ISD::SETGE: return ARMCC::GE;
1823 case ISD::SETGE:
4191 case ISD::SETGE:
4207 CC = (CC == ISD::SETLE) ? ISD::SETLT : ISD::SETGE;
4615 CC == ISD::SETULE || CC == ISD::SETGE || CC == ISD::SETLE)
4687 return CC == ISD::SETGT || CC == ISD::SETGE;
5813 ISD::SETGE, ARMcc, DAG, dl);
5823 ISD::SETGE, ARMcc, DAG, dl);
5856 ISD::SETGE, ARMcc, DAG, dl);
5861 ISD::SETGE, ARMcc, DAG, dl);
6229 case ISD::SETGE: Opc = ARMCC::GE; break;
6273 case ISD::SETGE: Opc = ARMCC::GE; break;
14134 (CC == ISD::SETGE && Imm == 1) ||
lib/Target/AVR/AVRISelLowering.cpp 430 case ISD::SETGE:
456 CC = ISD::SETGE;
481 CC = ISD::SETGE;
500 CC = ISD::SETGE;
lib/Target/BPF/BPFISelLowering.cpp 689 SET_NEWCC(SETGE, JSGE);
703 CC == ISD::SETGE ||
lib/Target/Hexagon/HexagonISelLowering.cpp 1508 setCondCodeAction(ISD::SETGE, VT, Expand);
lib/Target/Hexagon/HexagonISelLoweringHVX.cpp 117 setCondCodeAction(ISD::SETGE, T, Expand);
lib/Target/Lanai/LanaiISelLowering.cpp 840 case ISD::SETGE:
1270 SetCC = DAG.getSetCC(dl, MVT::i32, ExtraShAmt, Zero, ISD::SETGE);
lib/Target/MSP430/MSP430ISelLowering.cpp 197 { RTLIB::OGE_F64, "__mspabi_cmpd", ISD::SETGE },
203 { RTLIB::OGE_F32, "__mspabi_cmpf", ISD::SETGE },
1081 case ISD::SETGE:
lib/Target/Mips/MipsISelLowering.cpp 616 case ISD::SETGE:
lib/Target/Mips/MipsSEISelLowering.cpp 363 setCondCodeAction(ISD::SETGE, Ty, Expand);
403 setCondCodeAction(ISD::SETGE, Ty, Expand);
958 case ISD::SETGE: return IsV216;
lib/Target/NVPTX/NVPTXISelDAGToDAG.cpp 574 case ISD::SETGE:
lib/Target/NVPTX/NVPTXISelLowering.cpp 2008 ISD::SETGE);
2068 ISD::SETGE);
lib/Target/PowerPC/PPCISelDAGToDAG.cpp 2926 case ISD::SETGE: {
3110 case ISD::SETGE: {
3269 case ISD::SETGE: {
3428 case ISD::SETGE: {
3782 case ISD::SETGE:
3809 case ISD::SETGE:
3854 case ISD::SETGE: return PPC::PRED_GE;
3878 case ISD::SETGE: Invert = true; return 0; // !Bit #0 = SETUGE
3906 case ISD::SETLE: CC = ISD::SETGE; Swap = true; break;
3938 case ISD::SETGE:
3952 case ISD::SETGE: CC = ISD::SETLE; Swap = true; break;
lib/Target/PowerPC/PPCISelLowering.cpp 7286 case ISD::SETGE:
7324 case ISD::SETGE:
7480 ISD::SETGE);
lib/Target/RISCV/RISCVISelLowering.cpp 146 ISD::SETGE, ISD::SETNE};
359 case ISD::SETGE:
lib/Target/Sparc/SparcISelLowering.cpp 1372 case ISD::SETGE: return SPCC::ICC_GE;
1395 case ISD::SETGE:
lib/Target/SystemZ/SystemZISelLowering.cpp 1946 CONV(GE);
2464 else if (Cond == ISD::SETGE || Cond == ISD::SETUGE)
2612 case ISD::SETGE:
lib/Target/X86/X86ISelLowering.cpp 4671 case ISD::SETGE: return X86::COND_GE;
4699 if (SetCCOpcode == ISD::SETGE && RHSC->isNullValue()) {
4747 case ISD::SETGE: return X86::COND_AE;
20467 case ISD::SETGE: Swap = true; LLVM_FALLTHROUGH;
20727 case ISD::SETGE: CmpMode = 0x03; break;
20850 Cond == ISD::SETGE || Cond == ISD::SETUGE;
23174 case ISD::SETGE: // CF = 0
36908 case ISD::SETGE:
36944 case ISD::SETGE:
37081 ISD::CondCode NewCC = (CC == ISD::SETLT) ? ISD::SETLE : ISD::SETGE;
42864 if (CC == ISD::SETEQ || CC == ISD::SETGE)
lib/Target/X86/X86InstrInfo.cpp 2322 case ISD::SETGE: return 5;
lib/Target/X86/X86IntrinsicsInfo.h 1001 X86_INTRINSIC_DATA(sse_comige_ss, COMI, X86ISD::COMI, ISD::SETGE),
1018 X86_INTRINSIC_DATA(sse_ucomige_ss, COMI, X86ISD::UCOMI, ISD::SETGE),
1025 X86_INTRINSIC_DATA(sse2_comige_sd, COMI, X86ISD::COMI, ISD::SETGE),
1072 X86_INTRINSIC_DATA(sse2_ucomige_sd, COMI, X86ISD::UCOMI, ISD::SETGE),