|
|
reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced
|
References
include/llvm/CodeGen/CallingConvLower.h 150 Register getLocReg() const { assert(isRegLoc()); return Loc; }
lib/CodeGen/CallingConvLower.cpp 72 if (ValAssign.isRegLoc()) {
221 HaveRegParm = Locs.back().isRegLoc();
227 if (Locs[I].isRegLoc())
281 bool RegLoc1 = Loc1.isRegLoc();
282 if (RegLoc1 != Loc2.isRegLoc())
lib/CodeGen/GlobalISel/CallLowering.cpp 301 if (VA.isRegLoc()) {
434 if (Loc1.isRegLoc() != Loc2.isRegLoc())
434 if (Loc1.isRegLoc() != Loc2.isRegLoc())
437 if (Loc1.isRegLoc()) {
lib/CodeGen/SelectionDAG/TargetLowering.cpp 80 if (!ArgLoc.isRegLoc())
lib/Target/AArch64/AArch64CallLowering.cpp 603 if (!ArgLoc.isRegLoc()) {
lib/Target/AArch64/AArch64FastISel.cpp 3114 if (VA.isRegLoc() && !VA.needsCustom()) {
3884 if (!VA.isRegLoc())
lib/Target/AArch64/AArch64ISelLowering.cpp 3202 if (VA.isRegLoc()) {
3630 if (!ArgLoc.isRegLoc())
3907 if (VA.isRegLoc()) {
4183 assert(VA.isRegLoc() && "Can only return in registers!");
lib/Target/AMDGPU/SIISelLowering.cpp 2164 assert(VA.isRegLoc() && "Parameter must be in a register!");
2311 assert(VA.isRegLoc() && "Can only return in registers!");
2386 if (VA.isRegLoc()) {
2811 if (VA.isRegLoc()) {
lib/Target/ARC/ARCISelLowering.cpp 285 if (VA.isRegLoc()) {
378 if (VA.isRegLoc()) {
483 if (VA.isRegLoc()) {
633 if (VA.isRegLoc())
661 if (!VA.isRegLoc())
lib/Target/ARM/ARMCallLowering.cpp 117 assert(VA.isRegLoc() && "Value shouldn't be assigned to reg");
155 assert(VA.isRegLoc() && "Value should be in reg");
156 assert(NextVA.isRegLoc() && "Value should be in reg");
339 assert(VA.isRegLoc() && "Value shouldn't be assigned to reg");
379 assert(VA.isRegLoc() && "Value should be in reg");
380 assert(NextVA.isRegLoc() && "Value should be in reg");
lib/Target/ARM/ARMFastISel.cpp 1911 if (VA.isRegLoc() && !VA.needsCustom()) {
1917 !VA.isRegLoc() || !ArgLocs[++i].isRegLoc())
1917 !VA.isRegLoc() || !ArgLocs[++i].isRegLoc())
1992 if (VA.isRegLoc() && !VA.needsCustom()) {
2004 assert(VA.isRegLoc() && NextVA.isRegLoc() &&
2004 assert(VA.isRegLoc() && NextVA.isRegLoc() &&
2133 if (!VA.isRegLoc())
lib/Target/ARM/ARMISelLowering.cpp 2032 if (NextVA.isRegLoc())
2168 if (VA.isRegLoc()) {
2181 } else if (VA.isRegLoc()) {
2650 if (!VA.isRegLoc())
2652 if (!ArgLocs[++i].isRegLoc())
2655 if (!ArgLocs[++i].isRegLoc())
2657 if (!ArgLocs[++i].isRegLoc())
2660 } else if (!VA.isRegLoc()) {
2749 assert(VA.isRegLoc() && "Can only return in registers!");
4020 if (VA.isRegLoc()) {
lib/Target/AVR/AVRISelLowering.cpp 1069 if (VA.isRegLoc()) {
1402 assert(VA.isRegLoc() && "Can only return in registers!");
lib/Target/BPF/BPFISelLowering.cpp 227 if (VA.isRegLoc()) {
348 if (VA.isRegLoc())
435 assert(VA.isRegLoc() && "Can only return in registers!");
lib/Target/Hexagon/HexagonISelLowering.cpp 433 if (VA.isRegLoc())
727 if (VA.isRegLoc() && ByVal && Flags.getByValSize() <= 8)
730 bool InReg = VA.isRegLoc() &&
lib/Target/Lanai/LanaiISelLowering.cpp 458 if (VA.isRegLoc()) {
555 assert(VA.isRegLoc() && "Can only return in registers!");
685 if (VA.isRegLoc()) {
lib/Target/MSP430/MSP430ISelLowering.cpp 625 if (VA.isRegLoc()) {
747 assert(VA.isRegLoc() && "Can only return in registers!");
833 if (VA.isRegLoc()) {
lib/Target/Mips/MipsCallLowering.cpp 29 if (VA.isRegLoc()) {
lib/Target/Mips/MipsFastISel.cpp 1232 if (VA.isRegLoc() && !VA.needsCustom()) {
1723 if (!VA.isRegLoc())
lib/Target/Mips/MipsISelLowering.cpp 3156 if (VA.isRegLoc()) {
3209 if (VA.isRegLoc()) {
3355 assert(VA.isRegLoc() && "Can only return in registers!");
3504 bool IsRegLoc = VA.isRegLoc();
3672 assert(VA.isRegLoc() && "Can only return in registers!");
lib/Target/PowerPC/PPCFastISel.cpp 1399 !VA.isRegLoc() || VA.needsCustom())
1507 assert(VA.isRegLoc() && "Can only return in registers!");
1743 assert(VA.isRegLoc() && "Can only return in registers!");
lib/Target/PowerPC/PPCISelLowering.cpp 3481 if (VA.isRegLoc()) {
5169 assert(VA.isRegLoc() && "Can only return in registers!");
5579 if (VA.isRegLoc()) {
6850 if (VA.isRegLoc())
6906 assert(VA.isRegLoc() && "Can only return in registers!");
lib/Target/RISCV/RISCVISelLowering.cpp 1786 assert(VA.isRegLoc() && "Expected register VA assignment");
1916 else if (VA.isRegLoc())
2164 if (IsF64OnRV32DSoftABI && VA.isRegLoc()) {
2225 if (VA.isRegLoc()) {
2403 assert(VA.isRegLoc() && "Can only return in registers!");
2407 assert(VA.isRegLoc() && "Expected return via registers");
lib/Target/Sparc/SparcISelLowering.cpp 235 assert(VA.isRegLoc() && "Can only return in registers!");
318 assert(VA.isRegLoc() && "Can only return in registers!");
416 if (VA.isRegLoc()) {
595 if (VA.isRegLoc()) {
868 if (VA.isRegLoc()) {
872 if (NextVA.isRegLoc()) {
902 if (VA.isRegLoc()) {
1053 if (!VA.isRegLoc() || (ValTy != MVT::f64 && ValTy != MVT::f128))
1165 if (VA.isRegLoc()) {
1200 if (i+1 < ArgLocs.size() && ArgLocs[i+1].isRegLoc() &&
lib/Target/SystemZ/SystemZISelLowering.cpp 1321 if (VA.isRegLoc()) {
1447 if (!VA.isRegLoc())
1530 if (VA.isRegLoc())
1687 assert(VA.isRegLoc() && "Can only return in registers!");
lib/Target/X86/X86FastISel.cpp 1212 if (!VA.isRegLoc())
3403 if (VA.isRegLoc()) {
lib/Target/X86/X86ISelLowering.cpp 2446 assert(VA.isRegLoc() && NextVA.isRegLoc() &&
2446 assert(VA.isRegLoc() && NextVA.isRegLoc() &&
2497 assert(VA.isRegLoc() && "Can only return in registers!");
2743 assert(VA.isRegLoc() && NextVA.isRegLoc() &&
2743 assert(VA.isRegLoc() && NextVA.isRegLoc() &&
3221 if (VA.isRegLoc()) {
3824 } else if (VA.isRegLoc()) {
3931 if (VA.isRegLoc()) {
4367 if (!ArgLocs[i].isRegLoc())
4434 if (!VA.isRegLoc()) {
4458 if (!VA.isRegLoc())
lib/Target/XCore/XCoreISelLowering.cpp 1068 if (VA.isRegLoc()) {
1162 if (VA.isRegLoc()) {
1299 if (VA.isRegLoc()) {
1470 if (VA.isRegLoc())
1498 if (!VA.isRegLoc())