|
|
reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced
|
References
lib/CodeGen/GlobalISel/CallLowering.cpp 456 LLT LocTy{VA.getLocVT()};
lib/Target/AArch64/AArch64CallLowering.cpp 81 auto Copy = MIRBuilder.buildCopy(LLT{VA.getLocVT()}, PhysReg);
179 Size = VA.getLocVT().getSizeInBits() / 8;
lib/Target/AArch64/AArch64FastISel.cpp 3092 MVT DestVT = VA.getLocVT();
3102 MVT DestVT = VA.getLocVT();
lib/Target/AArch64/AArch64ISelLowering.cpp 3204 EVT RegVT = VA.getLocVT();
3280 MemVT = VA.getLocVT();
3298 ExtType, DL, VA.getLocVT(), Chain, FIN,
3499 assert(!VA.needsCustom() && VA.getLocVT() == MVT::i64 &&
3510 DAG.getCopyFromReg(Chain, DL, VA.getLocReg(), VA.getLocVT(), InFlag);
3525 Val = DAG.getNode(ISD::SRL, DL, VA.getLocVT(), Val,
3526 DAG.getConstant(32, DL, VA.getLocVT()));
3873 Arg = DAG.getNode(ISD::SIGN_EXTEND, DL, VA.getLocVT(), Arg);
3876 Arg = DAG.getNode(ISD::ZERO_EXTEND, DL, VA.getLocVT(), Arg);
3884 Arg = DAG.getNode(ISD::ANY_EXTEND, DL, VA.getLocVT(), Arg);
3888 Arg = DAG.getNode(ISD::ANY_EXTEND, DL, VA.getLocVT(), Arg);
3889 Arg = DAG.getNode(ISD::SHL, DL, VA.getLocVT(), Arg,
3890 DAG.getConstant(32, DL, VA.getLocVT()));
3893 Arg = DAG.getBitcast(VA.getLocVT(), Arg);
3896 Arg = DAG.getZExtOrTrunc(Arg, DL, VA.getLocVT());
3899 Arg = DAG.getNode(ISD::FP_EXTEND, DL, VA.getLocVT(), Arg);
3910 assert(VA.getLocVT() == MVT::i64 &&
4195 Arg = DAG.getNode(ISD::ZERO_EXTEND, DL, VA.getLocVT(), Arg);
4199 Arg = DAG.getNode(ISD::BITCAST, DL, VA.getLocVT(), Arg);
4203 Arg = DAG.getZExtOrTrunc(Arg, DL, VA.getLocVT());
4207 Arg = DAG.getZExtOrTrunc(Arg, DL, VA.getLocVT());
4208 Arg = DAG.getNode(ISD::SHL, DL, VA.getLocVT(), Arg,
4209 DAG.getConstant(32, DL, VA.getLocVT()));
lib/Target/AMDGPU/AMDGPUCallLowering.cpp 55 if (VA.getLocVT().getSizeInBits() < 32) {
98 if (VA.getLocVT().getSizeInBits() < 32) {
110 auto Copy = MIRBuilder.buildCopy(LLT{VA.getLocVT()}, PhysReg);
lib/Target/AMDGPU/R600ISelLowering.cpp 1598 EVT MemVT = VA.getLocVT();
lib/Target/AMDGPU/SIISelLowering.cpp 1532 MemVT = VA.getLocVT();
1546 ExtType, SL, VA.getLocVT(), Chain, FIN,
2129 MVT VT = VA.getLocVT();
2133 EVT MemVT = VA.getLocVT();
2320 Arg = DAG.getNode(ISD::BITCAST, DL, VA.getLocVT(), Arg);
2323 Arg = DAG.getNode(ISD::SIGN_EXTEND, DL, VA.getLocVT(), Arg);
2326 Arg = DAG.getNode(ISD::ZERO_EXTEND, DL, VA.getLocVT(), Arg);
2329 Arg = DAG.getNode(ISD::ANY_EXTEND, DL, VA.getLocVT(), Arg);
2337 RetOps.push_back(DAG.getRegister(VA.getLocReg(), VA.getLocVT()));
2387 Val = DAG.getCopyFromReg(Chain, DL, VA.getLocReg(), VA.getLocVT(), InFlag);
2402 Val = DAG.getNode(ISD::AssertZext, DL, VA.getLocVT(), Val,
2407 Val = DAG.getNode(ISD::AssertSext, DL, VA.getLocVT(), Val,
2793 Arg = DAG.getNode(ISD::BITCAST, DL, VA.getLocVT(), Arg);
2796 Arg = DAG.getNode(ISD::ZERO_EXTEND, DL, VA.getLocVT(), Arg);
2799 Arg = DAG.getNode(ISD::SIGN_EXTEND, DL, VA.getLocVT(), Arg);
2802 Arg = DAG.getNode(ISD::ANY_EXTEND, DL, VA.getLocVT(), Arg);
2805 Arg = DAG.getNode(ISD::FP_EXTEND, DL, VA.getLocVT(), Arg);
lib/Target/ARC/ARCISelLowering.cpp 273 Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), Arg);
276 Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), Arg);
279 Arg = DAG.getNode(ISD::ANY_EXTEND, dl, VA.getLocVT(), Arg);
485 EVT RegVT = VA.getLocVT();
502 unsigned ObjSize = VA.getLocVT().getStoreSize();
511 ArgIn = DAG.getLoad(VA.getLocVT(), dl, Chain, FIN,
641 unsigned ObjSize = VA.getLocVT().getStoreSize();
669 RetOps.push_back(DAG.getRegister(VA.getLocReg(), VA.getLocVT()));
lib/Target/ARM/ARMCallLowering.cpp 121 assert(VA.getLocVT().getSizeInBits() <= 64 && "Unsupported location size");
135 MPO, MachineMemOperand::MOStore, VA.getLocVT().getStoreSize(),
343 auto LocSize = VA.getLocVT().getSizeInBits();
lib/Target/ARM/ARMCallingConv.cpp 181 assert(PendingMembers[0].getLocVT() == LocVT);
lib/Target/ARM/ARMFastISel.cpp 1915 if (VA.getLocVT() != MVT::f64 ||
1965 MVT DestVT = VA.getLocVT();
1974 MVT DestVT = VA.getLocVT();
1981 unsigned BC = fastEmit_r(ArgVT, VA.getLocVT(), ISD::BITCAST, Arg,
1985 ArgVT = VA.getLocVT();
1998 assert(VA.getLocVT() == MVT::f64 &&
lib/Target/ARM/ARMISelLowering.cpp 1943 assert(!VA.needsCustom() && VA.getLocVT() == MVT::i32 &&
1965 if (VA.getLocVT() == MVT::v2f64) {
1985 Val = DAG.getCopyFromReg(Chain, dl, VA.getLocReg(), VA.getLocVT(),
2143 Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), Arg);
2146 Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), Arg);
2149 Arg = DAG.getNode(ISD::ANY_EXTEND, dl, VA.getLocVT(), Arg);
2152 Arg = DAG.getNode(ISD::BITCAST, dl, VA.getLocVT(), Arg);
2158 if (VA.getLocVT() == MVT::v2f64) {
2184 assert(VA.getLocVT() == MVT::i32 &&
2640 EVT RegVT = VA.getLocVT();
2782 Arg = DAG.getNode(ISD::BITCAST, dl, VA.getLocVT(), Arg);
2787 if (VA.getLocVT() == MVT::v2f64) {
2798 RetOps.push_back(DAG.getRegister(VA.getLocReg(), VA.getLocVT()));
2804 RetOps.push_back(DAG.getRegister(VA.getLocReg(), VA.getLocVT()));
2819 RetOps.push_back(DAG.getRegister(VA.getLocReg(), VA.getLocVT()));
2831 ReturnF16 ? MVT::f16 : VA.getLocVT()));
4021 EVT RegVT = VA.getLocVT();
4026 if (VA.getLocVT() == MVT::v2f64) {
4130 int FI = MFI.CreateFixedObject(VA.getLocVT().getSizeInBits()/8,
lib/Target/AVR/AVRISelLowering.cpp 1070 EVT RegVT = VA.getLocVT();
1114 EVT LocVT = VA.getLocVT();
1199 EVT RegVT = VA.getLocVT();
1408 RetOps.push_back(DAG.getRegister(VA.getLocReg(), VA.getLocVT()));
lib/Target/BPF/BPFISelLowering.cpp 229 EVT RegVT = VA.getLocVT();
262 InVals.push_back(DAG.getConstant(0, DL, VA.getLocVT()));
337 Arg = DAG.getNode(ISD::SIGN_EXTEND, CLI.DL, VA.getLocVT(), Arg);
340 Arg = DAG.getNode(ISD::ZERO_EXTEND, CLI.DL, VA.getLocVT(), Arg);
343 Arg = DAG.getNode(ISD::ANY_EXTEND, CLI.DL, VA.getLocVT(), Arg);
442 RetOps.push_back(DAG.getRegister(VA.getLocReg(), VA.getLocVT()));
lib/Target/Hexagon/HexagonISelLowering.cpp 221 RetOps.push_back(DAG.getRegister(VA.getLocReg(), VA.getLocVT()));
396 Arg = DAG.getBitcast(VA.getLocVT(), Arg);
399 Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), Arg);
402 Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), Arg);
405 Arg = DAG.getNode(ISD::ANY_EXTEND, dl, VA.getLocVT(), Arg);
416 VA.getLocVT().getStoreSizeInBits() >> 3);
734 MVT RegVT = VA.getLocVT();
767 : VA.getLocVT().getStoreSizeInBits() / 8;
lib/Target/Lanai/LanaiISelLowering.cpp 460 EVT RegVT = VA.getLocVT();
492 unsigned ObjSize = VA.getLocVT().getSizeInBits() / 8;
496 << EVT(VA.getLocVT()).getEVTString() << "\n";
505 VA.getLocVT(), DL, Chain, FIN,
561 RetOps.push_back(DAG.getRegister(VA.getLocReg(), VA.getLocVT()));
667 Arg = DAG.getNode(ISD::SIGN_EXTEND, DL, VA.getLocVT(), Arg);
670 Arg = DAG.getNode(ISD::ZERO_EXTEND, DL, VA.getLocVT(), Arg);
673 Arg = DAG.getNode(ISD::ANY_EXTEND, DL, VA.getLocVT(), Arg);
lib/Target/MSP430/MSP430ISelLowering.cpp 627 EVT RegVT = VA.getLocVT();
670 unsigned ObjSize = VA.getLocVT().getSizeInBits()/8;
673 << EVT(VA.getLocVT()).getEVTString()
683 VA.getLocVT(), dl, Chain, FIN,
755 RetOps.push_back(DAG.getRegister(VA.getLocReg(), VA.getLocVT()));
821 Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), Arg);
824 Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), Arg);
827 Arg = DAG.getNode(ISD::ANY_EXTEND, dl, VA.getLocVT(), Arg);
lib/Target/Mips/MipsCallLowering.cpp 168 auto Copy = MIRBuilder.buildCopy(LLT{VA.getLocVT()}, PhysReg);
323 LLT LocTy{VA.getLocVT()};
406 VA.getLocMemOffset(), VA.getLocVT(), LocInfo);
409 VA.getLocReg(), VA.getLocVT(), LocInfo);
lib/Target/Mips/MipsFastISel.cpp 1212 MVT DestVT = VA.getLocVT();
1220 MVT DestVT = VA.getLocVT();
lib/Target/Mips/MipsISelLowering.cpp 3129 MVT ValVT = VA.getValVT(), LocVT = VA.getLocVT();
3201 unsigned LocSizeInBits = VA.getLocVT().getSizeInBits();
3203 ISD::SHL, DL, VA.getLocVT(), Arg,
3204 DAG.getConstant(LocSizeInBits - ValSizeInBits, DL, VA.getLocVT()));
3358 RVLocs[i].getLocVT(), InFlag);
3364 unsigned LocSizeInBits = VA.getLocVT().getSizeInBits();
3368 Shift, DL, VA.getLocVT(), Val,
3369 DAG.getConstant(LocSizeInBits - ValSizeInBits, DL, VA.getLocVT()));
3386 Val = DAG.getNode(ISD::AssertZext, DL, VA.getLocVT(), Val,
3392 Val = DAG.getNode(ISD::AssertSext, DL, VA.getLocVT(), Val,
3407 MVT LocVT = VA.getLocVT();
3418 unsigned LocSizeInBits = VA.getLocVT().getSizeInBits();
3422 Opcode, DL, VA.getLocVT(), Val,
3423 DAG.getConstant(LocSizeInBits - ValSizeInBits, DL, VA.getLocVT()));
3523 MVT RegVT = VA.getLocVT();
3553 MVT LocVT = VA.getLocVT();
3681 Val = DAG.getNode(ISD::BITCAST, DL, VA.getLocVT(), Val);
3687 Val = DAG.getNode(ISD::ANY_EXTEND, DL, VA.getLocVT(), Val);
3693 Val = DAG.getNode(ISD::ZERO_EXTEND, DL, VA.getLocVT(), Val);
3699 Val = DAG.getNode(ISD::SIGN_EXTEND, DL, VA.getLocVT(), Val);
3705 unsigned LocSizeInBits = VA.getLocVT().getSizeInBits();
3707 ISD::SHL, DL, VA.getLocVT(), Val,
3708 DAG.getConstant(LocSizeInBits - ValSizeInBits, DL, VA.getLocVT()));
3715 RetOps.push_back(DAG.getRegister(VA.getLocReg(), VA.getLocVT()));
lib/Target/PowerPC/PPCFastISel.cpp 1442 MVT DestVT = VA.getLocVT();
1454 MVT DestVT = VA.getLocVT();
1751 MVT DestVT = VA.getLocVT();
lib/Target/PowerPC/PPCISelLowering.cpp 3532 if (VA.getLocVT() == MVT::f64 && Subtarget.hasSPE()) {
3556 unsigned ArgSize = VA.getLocVT().getStoreSize();
5173 if (Subtarget.hasSPE() && VA.getLocVT() == MVT::f64) {
5188 VA.getLocReg(), VA.getLocVT(), InFlag);
5200 Val = DAG.getNode(ISD::AssertZext, dl, VA.getLocVT(), Val,
5205 Val = DAG.getNode(ISD::AssertSext, dl, VA.getLocVT(), Val,
5580 seenFloatArg |= VA.getLocVT().isFloatingPoint();
6843 Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), Arg);
6846 Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), Arg);
6914 Arg = DAG.getNode(ISD::ANY_EXTEND, dl, VA.getLocVT(), Arg);
6917 Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), Arg);
6920 Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), Arg);
6923 if (Subtarget.hasSPE() && VA.getLocVT() == MVT::f64) {
6930 RetOps.push_back(DAG.getRegister(VA.getLocReg(), VA.getLocVT()));
6939 RetOps.push_back(DAG.getRegister(VA.getLocReg(), VA.getLocVT()));
lib/Target/RISCV/RISCVISelLowering.cpp 1418 VA1.getLocVT(), CCValAssign::Full));
1425 VA1.getLocVT(), CCValAssign::Full));
1675 if (VA.getLocVT() == MVT::i64 && VA.getValVT() == MVT::f32) {
1691 EVT LocVT = VA.getLocVT();
1722 EVT LocVT = VA.getLocVT();
1730 if (VA.getLocVT() == MVT::i64 && VA.getValVT() == MVT::f32) {
1746 EVT LocVT = VA.getLocVT();
1772 assert(VA.getLocVT() == MVT::i32 && VA.getValVT() == MVT::f64 &&
1914 if (VA.getLocVT() == MVT::i32 && VA.getValVT() == MVT::f64)
2163 VA.getLocVT() == MVT::i32 && VA.getValVT() == MVT::f64;
2338 DAG.getCopyFromReg(Chain, DL, VA.getLocReg(), VA.getLocVT(), Glue);
2343 if (VA.getLocVT() == MVT::i32 && VA.getValVT() == MVT::f64) {
2405 if (VA.getLocVT() == MVT::i32 && VA.getValVT() == MVT::f64) {
2440 RetOps.push_back(DAG.getRegister(VA.getLocReg(), VA.getLocVT()));
lib/Target/Sparc/SparcISelLowering.cpp 240 assert(VA.getLocVT() == MVT::v2i32);
253 RetOps.push_back(DAG.getRegister(VA.getLocReg(), VA.getLocVT()));
262 RetOps.push_back(DAG.getRegister(VA.getLocReg(), VA.getLocVT()));
325 OutVal = DAG.getNode(ISD::SIGN_EXTEND, DL, VA.getLocVT(), OutVal);
328 OutVal = DAG.getNode(ISD::ZERO_EXTEND, DL, VA.getLocVT(), OutVal);
331 OutVal = DAG.getNode(ISD::ANY_EXTEND, DL, VA.getLocVT(), OutVal);
357 RetOps.push_back(DAG.getRegister(VA.getLocReg(), VA.getLocVT()));
418 assert(VA.getLocVT() == MVT::f64 || VA.getLocVT() == MVT::v2i32);
418 assert(VA.getLocVT() == MVT::f64 || VA.getLocVT() == MVT::v2i32);
444 WholeValue = DAG.getNode(ISD::BITCAST, dl, VA.getLocVT(), WholeValue);
451 if (VA.getLocVT() == MVT::f32)
453 else if (VA.getLocVT() != MVT::i32) {
455 DAG.getValueType(VA.getLocVT()));
456 Arg = DAG.getNode(ISD::TRUNCATE, dl, VA.getLocVT(), Arg);
601 getRegClassFor(VA.getLocVT()));
602 SDValue Arg = DAG.getCopyFromReg(Chain, DL, VReg, VA.getLocVT());
606 Arg = DAG.getNode(ISD::SRL, DL, VA.getLocVT(), Arg,
613 Arg = DAG.getNode(ISD::AssertSext, DL, VA.getLocVT(), Arg,
617 Arg = DAG.getNode(ISD::AssertZext, DL, VA.getLocVT(), Arg,
806 Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), Arg);
809 Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), Arg);
812 Arg = DAG.getNode(ISD::ANY_EXTEND, dl, VA.getLocVT(), Arg);
815 Arg = DAG.getNode(ISD::BITCAST, dl, VA.getLocVT(), Arg);
837 assert(VA.getLocVT() == MVT::f64 || VA.getLocVT() == MVT::v2i32);
837 assert(VA.getLocVT() == MVT::f64 || VA.getLocVT() == MVT::v2i32);
852 if (VA.getLocVT() == MVT::f64) {
903 if (VA.getLocVT() != MVT::f32) {
989 if (RVLocs[i].getLocVT() == MVT::v2i32) {
1050 MVT ValTy = VA.getLocVT();
1085 Offset, VA.getLocVT(), VA.getLocInfo());
1148 Arg = DAG.getNode(ISD::SIGN_EXTEND, DL, VA.getLocVT(), Arg);
1151 Arg = DAG.getNode(ISD::ZERO_EXTEND, DL, VA.getLocVT(), Arg);
1154 Arg = DAG.getNode(ISD::ANY_EXTEND, DL, VA.getLocVT(), Arg);
1160 || VA.getLocVT() != MVT::i128)
1161 Arg = DAG.getNode(ISD::BITCAST, DL, VA.getLocVT(), Arg);
1167 && VA.getLocVT() == MVT::i128) {
1315 RV = DAG.getCopyFromReg(Chain, DL, Reg, RVLocs[i].getLocVT(), InGlue);
1322 RV = DAG.getNode(ISD::SRL, DL, VA.getLocVT(), RV,
1329 RV = DAG.getNode(ISD::AssertSext, DL, VA.getLocVT(), RV,
1333 RV = DAG.getNode(ISD::AssertZext, DL, VA.getLocVT(), RV,
lib/Target/SystemZ/SystemZISelLowering.cpp 1246 Value = DAG.getNode(ISD::AssertSext, DL, VA.getLocVT(), Value,
1249 Value = DAG.getNode(ISD::AssertZext, DL, VA.getLocVT(), Value,
1257 assert(VA.getLocVT() == MVT::i64);
1273 return DAG.getNode(ISD::SIGN_EXTEND, DL, VA.getLocVT(), Value);
1275 return DAG.getNode(ISD::ZERO_EXTEND, DL, VA.getLocVT(), Value);
1277 return DAG.getNode(ISD::ANY_EXTEND, DL, VA.getLocVT(), Value);
1281 assert(VA.getLocVT() == MVT::i64);
1284 return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, DL, VA.getLocVT(), Value,
1320 EVT LocVT = VA.getLocVT();
1368 if (VA.getLocVT() == MVT::i32 || VA.getLocVT() == MVT::f32)
1368 if (VA.getLocVT() == MVT::i32 || VA.getLocVT() == MVT::f32)
1541 if (VA.getLocVT() == MVT::i32 || VA.getLocVT() == MVT::f32)
1541 if (VA.getLocVT() == MVT::i32 || VA.getLocVT() == MVT::f32)
1625 VA.getLocVT(), Glue);
1696 RetOps.push_back(DAG.getRegister(Reg, VA.getLocVT()));
lib/Target/X86/X86CallLowering.cpp 138 unsigned LocSize = VA.getLocVT().getSizeInBits();
153 MPO, MachineMemOperand::MOStore, VA.getLocVT().getStoreSize(),
272 unsigned LocSize = VA.getLocVT().getSizeInBits();
285 auto Copy = MIRBuilder.buildCopy(LLT{VA.getLocVT()}, PhysReg);
lib/Target/X86/X86FastISel.cpp 3332 assert(VA.getLocVT().isInteger() && !VA.getLocVT().isVector() &&
3332 assert(VA.getLocVT().isInteger() && !VA.getLocVT().isVector() &&
3338 bool Emitted = X86FastEmitExtend(ISD::SIGN_EXTEND, VA.getLocVT(), ArgReg,
3341 ArgVT = VA.getLocVT();
3345 assert(VA.getLocVT().isInteger() && !VA.getLocVT().isVector() &&
3345 assert(VA.getLocVT().isInteger() && !VA.getLocVT().isVector() &&
3358 bool Emitted = X86FastEmitExtend(ISD::ZERO_EXTEND, VA.getLocVT(), ArgReg,
3361 ArgVT = VA.getLocVT();
3365 assert(VA.getLocVT().isInteger() && !VA.getLocVT().isVector() &&
3365 assert(VA.getLocVT().isInteger() && !VA.getLocVT().isVector() &&
3367 bool Emitted = X86FastEmitExtend(ISD::ANY_EXTEND, VA.getLocVT(), ArgReg,
3370 Emitted = X86FastEmitExtend(ISD::ZERO_EXTEND, VA.getLocVT(), ArgReg,
3373 Emitted = X86FastEmitExtend(ISD::SIGN_EXTEND, VA.getLocVT(), ArgReg,
3377 ArgVT = VA.getLocVT();
3381 ArgReg = fastEmit_r(ArgVT, VA.getLocVT(), ISD::BITCAST, ArgReg,
3384 ArgVT = VA.getLocVT();
lib/Target/X86/X86ISelLowering.cpp 2508 ValToCopy = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), ValToCopy);
2510 ValToCopy = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), ValToCopy);
2513 ValToCopy = lowerMasksToReg(ValToCopy, VA.getLocVT(), dl, DAG);
2515 ValToCopy = DAG.getNode(ISD::ANY_EXTEND, dl, VA.getLocVT(), ValToCopy);
2518 ValToCopy = DAG.getBitcast(VA.getLocVT(), ValToCopy);
2838 EVT CopyVT = VA.getLocVT();
2867 RoundAfterCopy = (CopyVT != VA.getLocVT());
2890 ((VA.getLocVT() == MVT::i64) || (VA.getLocVT() == MVT::i32) ||
2890 ((VA.getLocVT() == MVT::i64) || (VA.getLocVT() == MVT::i32) ||
2891 (VA.getLocVT() == MVT::i16) || (VA.getLocVT() == MVT::i8))) {
2891 (VA.getLocVT() == MVT::i16) || (VA.getLocVT() == MVT::i8))) {
2893 Val = lowerRegToMasks(Val, VA.getValVT(), VA.getLocVT(), dl, DAG);
3028 VA.getValVT().getSizeInBits() != VA.getLocVT().getSizeInBits();
3031 ValVT = VA.getLocVT();
3222 EVT RegVT = VA.getLocVT();
3293 ((VA.getLocVT() == MVT::i64) || (VA.getLocVT() == MVT::i32) ||
3293 ((VA.getLocVT() == MVT::i64) || (VA.getLocVT() == MVT::i32) ||
3294 (VA.getLocVT() == MVT::i16) || (VA.getLocVT() == MVT::i8))) {
3294 (VA.getLocVT() == MVT::i16) || (VA.getLocVT() == MVT::i8))) {
3762 EVT RegVT = VA.getLocVT();
3951 uint32_t OpSize = (VA.getLocVT().getSizeInBits()+7)/8;
4287 if (VA.getLocVT().getSizeInBits() > Arg.getValueSizeInBits()) {
lib/Target/XCore/XCoreISelLowering.cpp 1150 Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), Arg);
1153 Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), Arg);
1156 Arg = DAG.getNode(ISD::ANY_EXTEND, dl, VA.getLocVT(), Arg);
1301 EVT RegVT = VA.getLocVT();
1321 unsigned ObjSize = VA.getLocVT().getSizeInBits()/8;
1324 << EVT(VA.getLocVT()).getEVTString()
1335 ArgIn = DAG.getLoad(VA.getLocVT(), dl, Chain, FIN,
1478 unsigned ObjSize = VA.getLocVT().getSizeInBits() / 8;
1506 RetOps.push_back(DAG.getRegister(VA.getLocReg(), VA.getLocVT()));