|
|
reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced
|
References
gen/lib/Target/Hexagon/HexagonGenDAGISel.inc20380 /* 38900*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
20700 /* 39496*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
21748 /* 41470*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
21782 /* 41546*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
21828 /* 41644*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
21862 /* 41720*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
21911 /* 41823*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
21948 /* 41904*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
21999 /* 42013*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
22033 /* 42089*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
22081 /* 42191*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
22115 /* 42267*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
22166 /* 42374*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
22203 /* 42455*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
22267 /* 42590*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
22311 /* 42683*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
22367 /* 42798*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
22411 /* 42891*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
22470 /* 43011*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
22517 /* 43109*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
22578 /* 43235*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
22622 /* 43328*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
22680 /* 43447*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
22724 /* 43540*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
22785 /* 43664*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
22832 /* 43762*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
22889 /* 43872*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
22892 /* 43883*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
22909 /* 43931*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
22916 /* 43956*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
26025 /* 49971*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
26032 /* 49997*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
26568 /* 51028*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
26575 /* 51054*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
27165 /* 52196*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
27168 /* 52207*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
27185 /* 52255*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
27192 /* 52280*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
27261 /* 52466*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
27458 /* 52928*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
29566 /* 57031*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
29600 /* 57106*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
31418 /* 60888*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
31423 /* 60906*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
31439 /* 60950*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
31444 /* 60968*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
31507 /* 61100*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
31535 /* 61162*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
51911 /* 97806*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
51914 /* 97817*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
51919 /* 97837*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
52121 /* 98241*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
52124 /* 98252*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
52129 /* 98272*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
52518 /* 99115*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
52623 /* 99369*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
53994 /*101964*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
53997 /*101975*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
54014 /*102023*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
54021 /*102048*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
55892 /*105608*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
55908 /*105652*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
55924 /*105696*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
55948 /*105754*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
55963 /*105794*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
55978 /*105834*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
56013 /*105908*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
56029 /*105952*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
56045 /*105996*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
56531 /*106956*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
56546 /*106997*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
56561 /*107038*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
56594 /*107109*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
56609 /*107150*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
56624 /*107191*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
56825 /*107658*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
56841 /*107702*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
56857 /*107746*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
56873 /*107790*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
56889 /*107834*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
56905 /*107878*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
56921 /*107922*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
56937 /*107966*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
57115 /*108373*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
57130 /*108414*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
57145 /*108455*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
57160 /*108496*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
57175 /*108537*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
57190 /*108578*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
57205 /*108619*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
57220 /*108660*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
57427 /*109138*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
57443 /*109182*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
57459 /*109226*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
57475 /*109270*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
57491 /*109314*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
57507 /*109358*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
57523 /*109402*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
57539 /*109446*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
57722 /*109865*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
57737 /*109906*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
57752 /*109947*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
57767 /*109988*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
57782 /*110029*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
57797 /*110070*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
57812 /*110111*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
57827 /*110152*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
58225 /*110996*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
58241 /*111040*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
58257 /*111084*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
58273 /*111128*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
58289 /*111172*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
58304 /*111212*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
58319 /*111252*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
58844 /*112302*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
58859 /*112343*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
58874 /*112384*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
58889 /*112425*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
59372 /*113394*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
59387 /*113436*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
59402 /*113478*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
63521 /*121665*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
63528 /*121692*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
63538 /*121713*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
63544 /*121738*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
63606 /*121873*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
63623 /*121921*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
63688 /*122069*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
63740 /*122176*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
63747 /*122203*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
63757 /*122224*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
63763 /*122249*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
63824 /*122382*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
63841 /*122430*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
64115 /*123080*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
64484 /*123830*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
64494 /*123861*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
64545 /*123965*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
64555 /*123995*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
64707 /*124303*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
64713 /*124325*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
64721 /*124356*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
64726 /*124376*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
64792 /*124544*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
64795 /*124555*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
64815 /*124620*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
64818 /*124631*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
64825 /*124657*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67178 /*129048*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67332 /*129392*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67393 /*129568*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67419 /*129645*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67420 /*129648*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67534 /*129962*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67546 /*130007*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67561 /*130064*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67564 /*130075*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67572 /*130106*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67586 /*130158*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67592 /*130180*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67605 /*130230*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67611 /*130252*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67628 /*130309*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67631 /*130320*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67636 /*130339*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67652 /*130392*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67655 /*130403*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67662 /*130429*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67702 /*130571*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67705 /*130582*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67710 /*130602*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67713 /*130613*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67716 /*130624*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67726 /*130663*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67735 /*130697*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67777 /*130834*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67789 /*130879*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67804 /*130936*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67807 /*130947*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67815 /*130978*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67829 /*131021*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67832 /*131032*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67837 /*131051*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67853 /*131103*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67856 /*131114*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67863 /*131140*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67881 /*131200*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67884 /*131211*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67889 /*131231*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67892 /*131242*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67895 /*131253*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67905 /*131292*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
67914 /*131326*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
68406 /*132440*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
68412 /*132462*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
68432 /*132514*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
68438 /*132536*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
70019 /*135663*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
70208 /*136141*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
70493 /*136773*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
70568 /*136927*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
70672 /*137218*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
70747 /*137372*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
70851 /*137663*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
70926 /*137817*/ OPC_EmitInteger, MVT::i32, Hexagon::isub_hi,
lib/Target/Hexagon/HexagonAsmPrinter.cpp 138 Hexagon::isub_hi);
463 unsigned High = RI->getSubReg(MO1.getReg(), Hexagon::isub_hi);
540 unsigned High = RI->getSubReg(MO.getReg(), Hexagon::isub_hi);
552 unsigned High = RI->getSubReg(MO.getReg(), Hexagon::isub_hi);
566 unsigned High = RI->getSubReg(MO.getReg(), Hexagon::isub_hi);
lib/Target/Hexagon/HexagonBitSimplify.cpp 419 if (RR.Sub == Hexagon::isub_hi || RR.Sub == Hexagon::vsub_hi)
1572 Out.Sub = Hexagon::isub_hi;
1707 : Hexagon::isub_hi;
1852 Sub = Hexagon::isub_hi;
1856 Sub = Hexagon::isub_hi;
2270 SrcSR = (std::min(Pos, P) == 32) ? Hexagon::isub_hi : Hexagon::isub_lo;
2306 HBS::replaceRegWithSub(S, NewR, Hexagon::isub_hi, MRI);
2309 HBS::replaceRegWithSub(RD.Reg, NewR, Hexagon::isub_hi, MRI);
2353 RR.Sub = Hexagon::isub_hi;
2525 SR = (Off/RW == 0) ? Hexagon::isub_lo : Hexagon::isub_hi;
lib/Target/Hexagon/HexagonConstExtenders.cpp 1187 ED.Rd = { MI.getOperand(0).getReg(), Hexagon::isub_hi };
1600 .addImm(Hexagon::isub_hi)
1607 .addImm(Hexagon::isub_hi)
lib/Target/Hexagon/HexagonConstPropagation.cpp 2203 if (R.SubReg != Hexagon::isub_lo && R.SubReg != Hexagon::isub_hi)
2219 if (R.SubReg == Hexagon::isub_hi) {
2237 if (R.SubReg == Hexagon::isub_hi)
lib/Target/Hexagon/HexagonExpandCondsets.cpp 264 case Hexagon::isub_hi:
lib/Target/Hexagon/HexagonFrameLowering.cpp 976 Register HiReg = HRI.getSubReg(Reg, Hexagon::isub_hi);
lib/Target/Hexagon/HexagonGenInsert.cpp 1423 InsS = Hexagon::isub_hi;
lib/Target/Hexagon/HexagonHardwareLoops.cpp 1549 if (Sub2 == Hexagon::isub_lo && Sub4 == Hexagon::isub_hi)
1551 else if (Sub2 == Hexagon::isub_hi && Sub4 == Hexagon::isub_lo)
1568 case Hexagon::isub_hi:
lib/Target/Hexagon/HexagonISelDAGToDAG.cpp 781 CurDAG->getTargetConstant(Hexagon::isub_hi, dl, MVT::i32),
1486 R, CurDAG->getTargetConstant(Hexagon::isub_hi, dl, MVT::i32),
lib/Target/Hexagon/HexagonISelLowering.cpp 2339 unsigned SubIdx = Off == 0 ? Hexagon::isub_lo : Hexagon::isub_hi;
lib/Target/Hexagon/HexagonISelLoweringHVX.cpp 543 return DAG.getTargetExtractSubreg(Hexagon::isub_hi, dl, MVT::i32, P);
934 SDValue R1 = DAG.getTargetExtractSubreg(Hexagon::isub_hi, dl, MVT::i32, V);
lib/Target/Hexagon/HexagonInstrInfo.cpp 128 isIntRegForSubInst(HRI.getSubReg(Reg, Hexagon::isub_hi));
1177 Register Src1SubHi = HRI.getSubReg(Src1Reg, Hexagon::isub_hi);
1179 Register Src2SubHi = HRI.getSubReg(Src2Reg, Hexagon::isub_hi);
1182 HRI.getSubReg(DstReg, Hexagon::isub_hi))
1202 Register Src1SubHi = HRI.getSubReg(Src1Reg, Hexagon::isub_hi);
1204 Register Src2SubHi = HRI.getSubReg(Src2Reg, Hexagon::isub_hi);
1206 Register Src3SubHi = HRI.getSubReg(Src3Reg, Hexagon::isub_hi);
1209 HRI.getSubReg(DstReg, Hexagon::isub_hi))
lib/Target/Hexagon/HexagonPeephole.cpp 180 std::make_pair(*&SrcReg, Hexagon::isub_hi);
lib/Target/Hexagon/HexagonRDFOpt.cpp 124 mapRegs(DFG.makeRegRef(DstOp.getReg(), Hexagon::isub_hi),
lib/Target/Hexagon/HexagonRegisterInfo.cpp 312 static const unsigned ISub[] = { Hexagon::isub_lo, Hexagon::isub_hi };
lib/Target/Hexagon/HexagonSplitConst32AndConst64.cpp 90 Register DestHi = TRI->getSubReg(DestReg, Hexagon::isub_hi);
lib/Target/Hexagon/HexagonSplitDouble.cpp 806 unsigned HiSR = isub_hi;
927 unsigned HiSR = isub_hi;
1008 createHalfInstr(Opc, MI, PairMap, isub_hi);
1015 createHalfInstr(A2_and, MI, PairMap, isub_hi);
1020 createHalfInstr(A2_or, MI, PairMap, isub_hi);
1025 createHalfInstr(A2_xor, MI, PairMap, isub_hi);
1091 case Hexagon::isub_hi:
1121 .addImm(Hexagon::isub_hi);