|
|
reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced
|
References
include/llvm/CodeGen/BasicTTIImpl.h 286 return getTLI()->isTypeLegal(VT);
394 return TLI->isTypeLegal(VT) &&
include/llvm/CodeGen/TargetLowering.h 516 return isTypeLegal(VT) ? VT : MVT::INVALID_SIMPLE_VALUE_TYPE;
982 return (VT == MVT::Other || isTypeLegal(VT)) &&
991 return (VT == MVT::Other || isTypeLegal(VT)) &&
1000 return (VT == MVT::Other || isTypeLegal(VT)) &&
1083 return (!isTypeLegal(VT) || getOperationAction(Op, VT) == Expand);
1088 return (VT == MVT::Other || isTypeLegal(VT)) &&
1133 return isTypeLegal(ValVT) && getTruncStoreAction(ValVT, MemVT) == Legal;
1139 return isTypeLegal(ValVT) &&
1228 } while (!isTypeLegal(NVT) ||
2381 if (!Load->hasOneUse() && (isTypeLegal(LoadVT) || !isTypeLegal(VT)) &&
2381 if (!Load->hasOneUse() && (isTypeLegal(LoadVT) || !isTypeLegal(VT)) &&
3355 return isTypeLegal(VT);
lib/CodeGen/Analysis.cpp 259 TLI.isTypeLegal(EVT::getEVT(T1)) && TLI.isTypeLegal(EVT::getEVT(T2)));
259 TLI.isTypeLegal(EVT::getEVT(T1)) && TLI.isTypeLegal(EVT::getEVT(T2)));
lib/CodeGen/CodeGenPrepare.cpp 1619 bool shiftIsLegal = TLI.isTypeLegal(TLI.getValueType(DL, ShiftI->getType()));
1657 (!TLI.isTypeLegal(TLI.getValueType(DL, User->getType()))))
lib/CodeGen/MachineScheduler.cpp 2757 if (TLI->isTypeLegal(LegalIntVT)) {
lib/CodeGen/SelectionDAG/DAGCombiner.cpp 225 TLI.isTypeLegal(EVT(VT)) &&
700 return TLI.isTypeLegal(VT);
3520 if (!TLI.isTypeLegal(VT) && !TLI.isOperationCustom(DivRemOpc, VT))
4310 if (!TLI.isTypeLegal(XVT))
4348 !(VT.isVector() && TLI.isTypeLegal(VT) &&
4349 !XVT.isVector() && !TLI.isTypeLegal(XVT))) {
4990 if (!TLI.isTypeLegal(VT))
5705 TLI.isTypeLegal(VT)) {
6139 if (!TLI.isTypeLegal(VT))
8934 if (!(VT.isVector() && (!LegalTypes || TLI.isTypeLegal(SVT)) &&
10966 TLI.isTypeLegal(VT.getVectorElementType()))) &&
11156 if (Level < AfterLegalizeDAG && TLI.isTypeLegal(VT) && VT.isVector() &&
14324 if (!TLI.isTypeLegal(SliceType))
15616 if (TLI.isTypeLegal(StoreTy) &&
15648 if (TLI.isTypeLegal(Ty) && TLI.isTypeLegal(MemVT) &&
15648 if (TLI.isTypeLegal(Ty) && TLI.isTypeLegal(MemVT) &&
15720 if (TLI.isTypeLegal(Ty) &&
15851 if (TLI.isTypeLegal(StoreTy) &&
15865 if (TLI.isTypeLegal(StoreTy) &&
16082 if ((TLI.isTypeLegal(MVT::i64) && !LegalOperations &&
16834 TLI.isTypeLegal(VecVT) &&
17223 if (!TLI.isTypeLegal(InVT2))
17463 if (TLI.isTypeLegal(SplitVT)) {
17608 if (LegalTypes && !TLI.isTypeLegal(InVT))
17647 if (!LegalTypes || TLI.isTypeLegal(NewVT)) {
17710 if (TLI.isTypeLegal(OpVT))
17885 !TLI.isTypeLegal(Scalar.getValueType()) &&
17886 TLI.isTypeLegal(Scalar->getOperand(0).getValueType()))
17903 if (!TLI.isTypeLegal(NVT) || !TLI.isTypeLegal(Scalar.getValueType()))
17903 if (!TLI.isTypeLegal(NVT) || !TLI.isTypeLegal(Scalar.getValueType()))
17965 if (Level < AfterLegalizeVectorOps && TLI.isTypeLegal(VT))
18305 (!LegalTypes || TLI.isTypeLegal(ExtractVT))) {
18611 if (TLI.isTypeLegal(OutVT))
18994 if (Level < AfterLegalizeDAG && TLI.isTypeLegal(VT))
19003 TLI.isTypeLegal(VT)) {
19025 if (TLI.isTypeLegal(ScaleVT) &&
19069 TLI.isTypeLegal(VT)) {
19092 Level < AfterLegalizeDAG && TLI.isTypeLegal(VT)) {
19985 if (!TV || !FV || !TLI.isTypeLegal(VT))
lib/CodeGen/SelectionDAG/FastISel.cpp 372 if (!TLI.isTypeLegal(VT)) {
594 if (!TLI.isTypeLegal(VT)) {
1499 if (!TLI.isTypeLegal(DstVT))
1503 if (!TLI.isTypeLegal(SrcVT))
1536 !TLI.isTypeLegal(SrcEVT) || !TLI.isTypeLegal(DstEVT))
1536 !TLI.isTypeLegal(SrcEVT) || !TLI.isTypeLegal(DstEVT))
1728 if (!TLI.isTypeLegal(IntVT))
1762 if (!TLI.isTypeLegal(VT) && VT != MVT::i1)
2287 if (VT == MVT::Other || !TLI.isTypeLegal(VT)) {
lib/CodeGen/SelectionDAG/InstrEmitter.cpp 107 if (TLI->isTypeLegal(VT))
209 if (i < NumResults && TLI->isTypeLegal(Node->getSimpleValueType(i))) {
382 TLI->isTypeLegal(OpVT)
lib/CodeGen/SelectionDAG/LegalizeDAG.cpp 440 TLI.isTypeLegal(MVT::i32)) {
450 if (TLI.isTypeLegal(MVT::i64)) {
457 if (TLI.isTypeLegal(MVT::i32) && !ST->isVolatile()) {
643 if (TLI.isTypeLegal(StVT)) {
886 if (TLI.isTypeLegal(SrcVT) || // Same as SrcVT == LoadVT?
1445 if (TLI.isTypeLegal(IVT)) {
2354 if (SrcVT == MVT::i32 && TLI.isTypeLegal(MVT::f64)) {
2962 if (!TLI.isTypeLegal(EltVT)) {
3258 assert(TLI.isTypeLegal(HalfType));
3664 assert(TLI.isTypeLegal(VT.getScalarType())&& "Element type must be legal");
4117 assert(TLI.isTypeLegal(MidVT) && "unexpected");
lib/CodeGen/SelectionDAG/LegalizeIntegerTypes.cpp 256 if (!TLI.isTypeLegal(SVT))
1353 assert(!((NumElts & 1) && (!TLI.isTypeLegal(VecVT))) &&
3185 (Action == TargetLowering::Legal && TLI.isTypeLegal(NVT)) ||
3705 if (TLI.isTypeLegal(LHSLo.getValueType()) &&
3706 TLI.isTypeLegal(RHSLo.getValueType()))
3712 if (TLI.isTypeLegal(LHSHi.getValueType()) &&
3713 TLI.isTypeLegal(RHSHi.getValueType()))
lib/CodeGen/SelectionDAG/LegalizeTypes.h 73 return VT.isSimple() && TLI.isTypeLegal(VT);
lib/CodeGen/SelectionDAG/LegalizeVectorTypes.cpp 1804 if (TLI.isTypeLegal(SrcVT) && !TLI.isTypeLegal(SplitSrcVT) &&
1804 if (TLI.isTypeLegal(SrcVT) && !TLI.isTypeLegal(SplitSrcVT) &&
1805 TLI.isTypeLegal(NewSrcVT) && TLI.isTypeLegal(SplitLoVT)) {
1805 TLI.isTypeLegal(NewSrcVT) && TLI.isTypeLegal(SplitLoVT)) {
2969 } while (!TLI.isTypeLegal(NextVT));
3027 while (!TLI.isTypeLegal(VT) && NumElts != 1) {
3073 } while (!TLI.isTypeLegal(VT) && NumElts != 1);
3102 while (!TLI.isTypeLegal(VT) && NumElts != 1) {
3167 } while (!TLI.isTypeLegal(VT) && NumElts != 1);
3293 if (TLI.isTypeLegal(InWidenVT)) {
3549 if (TLI.isTypeLegal(NewInVT)) {
4232 if (TLI.isTypeLegal(FixedVT) &&
4297 if (TLI.isTypeLegal(WideVT) && !N->isStrictFPOpcode()) {
4353 if (TLI.isTypeLegal(NewVT)) {
4371 if (TLI.isTypeLegal(NewVT)) {
lib/CodeGen/SelectionDAG/ResourcePriorityQueue.cpp 94 if (TLI->isTypeLegal(VT)
132 if (TLI->isTypeLegal(VT)
328 if (TLI->isTypeLegal(VT)
340 if (TLI->isTypeLegal(VT) && TLI->getRegClassFor(VT)
477 if (TLI->isTypeLegal(VT)) {
488 if (TLI->isTypeLegal(VT)) {
lib/CodeGen/SelectionDAG/SelectionDAGBuilder.cpp 456 TLI.isTypeLegal(ValueVT))
512 assert(DAG.getTargetLoweringInfo().isTypeLegal(PartVT) &&
2631 if (!TLI.isTypeLegal(VT)) {
7299 if (!TLI.isTypeLegal(LVT) ||
lib/CodeGen/SelectionDAG/TargetLowering.cpp 207 while (!isTypeLegal(LVT))
3382 isTypeLegal(VT) && VT.bitsLE(N0.getValueType()) &&
3615 (VT == ShValTy || (isTypeLegal(VT) && VT.bitsLE(ShValTy))) &&
4647 if (!isTypeLegal(VT))
4756 if (!isTypeLegal(VT))
6473 if (isTypeLegal(intVT) && isTypeLegal(LoadedVT)) {
6473 if (isTypeLegal(intVT) && isTypeLegal(LoadedVT)) {
6630 if (isTypeLegal(intVT)) {
7215 } else if (isTypeLegal(WideVT)) {
lib/CodeGen/TargetLoweringBase.cpp 807 assert(isTypeLegal(VT));
978 while (NumElts > 1 && !TLI->isTypeLegal(MVT::getVectorVT(EltTy, NumElts))) {
986 if (!TLI->isTypeLegal(NewVT))
1011 if (isTypeLegal(*I))
1198 if (isTypeLegal(IVT)) {
1208 if (!isTypeLegal(MVT::ppcf128)) {
1209 if (isTypeLegal(MVT::f64)) {
1224 if (!isTypeLegal(MVT::f128)) {
1233 if (!isTypeLegal(MVT::f64)) {
1242 if (!isTypeLegal(MVT::f32)) {
1252 if (!isTypeLegal(MVT::f16)) {
1263 if (isTypeLegal(VT))
1285 SVT.isScalableVector() == IsScalable && isTypeLegal(SVT)) {
1306 && SVT.isScalableVector() == IsScalable && isTypeLegal(SVT)) {
1320 if (isTypeLegal(NVT)) {
1408 if (isTypeLegal(RegisterEVT)) {
1430 while (NumElts > 1 && !isTypeLegal(
1439 if (!isTypeLegal(NewVT))
lib/Target/AArch64/AArch64FastISel.cpp 994 return TLI.isTypeLegal(VT);
lib/Target/AArch64/AArch64ISelLowering.cpp 809 if (isTypeLegal(VT) && VT.getVectorElementType() != MVT::i1)
2246 if (!DAG.getTargetLoweringInfo().isTypeLegal(Sel->getValueType(0)))
2316 if (!DAG.getTargetLoweringInfo().isTypeLegal(VT))
2350 if (!DAG.getTargetLoweringInfo().isTypeLegal(Op.getValueType()))
2836 } else if (Ty.isVector() && Ty.isInteger() && isTypeLegal(Ty)) {
4710 if (!DAG.getTargetLoweringInfo().isTypeLegal(LHS->getValueType(0)))
5226 if (!DAG.getTargetLoweringInfo().isTypeLegal(CCVal->getValueType(0)))
9821 if (!DAG.getTargetLoweringInfo().isTypeLegal(VT))
9838 if (!VT.isVector() || !DAG.getTargetLoweringInfo().isTypeLegal(VT))
10580 if (!ResVT.isVector() || TLI.isTypeLegal(ResVT))
11634 DAG.getTargetLoweringInfo().isTypeLegal(SrcVT));
lib/Target/AArch64/AArch64TargetTransformInfo.cpp 425 if (!VecLT.second.isVector() || !TLI->isTypeLegal(DstVT))
lib/Target/AMDGPU/AMDGPUISelLowering.cpp 1668 if (isTypeLegal(MVT::i64)) {
2825 if (VT.getScalarType() == MVT::i32 || isTypeLegal(VT))
2859 if (Align < Size && isTypeLegal(VT)) {
2911 if (Align < Size && isTypeLegal(VT)) {
lib/Target/AMDGPU/SIISelLowering.cpp 3873 return isTypeLegal(VT.getScalarType());
4167 if (isTypeLegal(LoadVT)) {
4198 if (CmpVT == MVT::i16 && !TLI.isTypeLegal(MVT::i16)) {
4233 if (CmpVT == MVT::f16 && !TLI.isTypeLegal(CmpVT)) {
4294 if (isTypeLegal(VT))
6040 if (isTypeLegal(VT))
6762 assert(isTypeLegal(StoreVT));
6965 if (!isTypeLegal(VDataVT)) {
7010 if (!isTypeLegal(VDataVT)) {
7327 if (MemVT == MVT::i16 && isTypeLegal(MVT::i16))
8928 isTypeLegal(MVT::v2f16)) {
10633 if (RC && (isTypeLegal(VT) || VT.SimpleTy == MVT::i128 ||
lib/Target/ARM/ARMFastISel.cpp 698 return TLI.isTypeLegal(VT);
lib/Target/ARM/ARMISelLowering.cpp 4431 if (!DAG.getTargetLoweringInfo().isTypeLegal(Op.getValueType()))
4478 if (!DAG.getTargetLoweringInfo().isTypeLegal(Op.getValueType()))
4551 if (!DAG.getTargetLoweringInfo().isTypeLegal(Cond->getValueType(0)))
5187 if (!DAG.getTargetLoweringInfo().isTypeLegal(Cond->getValueType(0)))
5239 if (!DAG.getTargetLoweringInfo().isTypeLegal(LHS->getValueType(0)))
5740 if (SrcVT == MVT::i64 && TLI.isTypeLegal(DstVT)) {
5755 if (DstVT == MVT::i64 && TLI.isTypeLegal(SrcVT)) {
12018 if(!DAG.getTargetLoweringInfo().isTypeLegal(VT))
12325 if(!DAG.getTargetLoweringInfo().isTypeLegal(VT))
12361 DAG.getTargetLoweringInfo().isTypeLegal(VT)) {
12422 if(!DAG.getTargetLoweringInfo().isTypeLegal(VT))
12739 if (!TLI.isTypeLegal(VecVT))
12842 if (!TLI.isTypeLegal(VT) ||
12843 !TLI.isTypeLegal(Concat0Op1.getValueType()) ||
12844 !TLI.isTypeLegal(Concat1Op1.getValueType()))
13244 DCI.DAG.getTargetLoweringInfo().isTypeLegal(VT))
13291 if (!TLI.isTypeLegal(WideVecVT))
13302 if (TLI.isTypeLegal(Tp) && Tp.getSizeInBits() <= NumElems * ToEltSz)
13306 if (!TLI.isTypeLegal(StoreType))
13459 DCI.DAG.getTargetLoweringInfo().isTypeLegal(VT))
13795 if (!VT.isVector() || !TLI.isTypeLegal(VT))
13910 TLI.isTypeLegal(Vec.getValueType()) &&
14812 if (!isTypeLegal(VT))
14840 if (!isTypeLegal(EVT::getEVT(Ty1)))
16785 assert(isTypeLegal(EVT::getEVT(VecTy)) && "Illegal vldN vector type!");
16931 assert(isTypeLegal(EVT::getEVT(SubVecTy)) && "Illegal vstN vector type!");
lib/Target/Hexagon/HexagonISelLoweringHVX.cpp 1067 if (!isTypeLegal(Ty)) {
lib/Target/Mips/MipsFastISel.cpp 605 return TLI.isTypeLegal(VT);
lib/Target/PowerPC/PPCFastISel.cpp 283 return TLI.isTypeLegal(VT);
lib/Target/PowerPC/PPCISelLowering.cpp13332 if (!isTypeLegal(VT) || !Subtarget.isLittleEndian() || !Subtarget.hasVSX())
lib/Target/Sparc/SparcISelLowering.cpp 2339 && (!hasHardQuad || !TLI.isTypeLegal(VT))) {
2347 if (!TLI.isTypeLegal(VT))
2370 && (!hasHardQuad || !TLI.isTypeLegal(OpVT))) {
2378 if (!TLI.isTypeLegal(OpVT))
2396 (hasHardQuad && TLI.isTypeLegal(VT)))
2417 if (Op.getValueType() != MVT::f128 || (hasHardQuad && TLI.isTypeLegal(OpVT)))
lib/Target/SystemZ/SystemZISelLowering.cpp 132 if (isTypeLegal(VT)) {
157 if (isTypeLegal(VT)) {
317 if (isTypeLegal(VT)) {
337 if (isTypeLegal(VT)) {
418 if (isTypeLegal(VT)) {
3500 if (!DAG.getTargetLoweringInfo().isTypeLegal(VT))
6142 if (DCI.Level == BeforeLegalizeTypes && VT.isVector() && isTypeLegal(VT) &&
lib/Target/SystemZ/SystemZTargetTransformInfo.cpp 328 return (VT.isScalarInteger() && TLI->isTypeLegal(VT));
lib/Target/X86/X86FastISel.cpp 311 return (AllowI1 && VT == MVT::i1) || TLI.isTypeLegal(VT);
1521 if (!TLI.isTypeLegal(DstVT))
1580 if (!TLI.isTypeLegal(DstVT))
2536 if (!TLI.isTypeLegal(SrcVT))
lib/Target/X86/X86ISelLowering.cpp 603 if (isTypeLegal(MVT::f32)) {
613 if (isTypeLegal(MVT::f64)) {
690 if (isTypeLegal(MVT::f32)) {
694 if (isTypeLegal(MVT::f64)) {
698 if (isTypeLegal(MVT::f80)) {
5020 isTypeLegal(LoadVT) && isTypeLegal(BitcastVT))
5020 isTypeLegal(LoadVT) && isTypeLegal(BitcastVT))
5156 return isTypeLegal(VT);
5161 if (isTypeLegal(VT))
5165 if (NumBits == 128 && isTypeLegal(MVT::v16i8))
5169 if (NumBits == 256 && isTypeLegal(MVT::v32i8))
5369 bool In64BitMode = DAG.getTargetLoweringInfo().isTypeLegal(MVT::i64);
5400 bool In64BitMode = DAG.getTargetLoweringInfo().isTypeLegal(MVT::i64);
7982 if (TLI.isTypeLegal(VecVT)) {
8026 VT.isInteger() && (RepeatSize != 64 || TLI.isTypeLegal(MVT::i64))
8035 if (TLI.isTypeLegal(BroadcastVT)) {
11785 assert(DAG.getTargetLoweringInfo().isTypeLegal(ShiftVT) &&
12286 if (V2S && DAG.getTargetLoweringInfo().isTypeLegal(V2S.getValueType())) {
17127 if (DAG.getTargetLoweringInfo().isTypeLegal(NewVT)) {
19377 if (!TLI.isTypeLegal(InVT)) {
26779 DAG.getTargetLoweringInfo().isTypeLegal(DstVT)) {
27206 bool IsTypeLegal = DAG.getTargetLoweringInfo().isTypeLegal(VT);
27255 if (!DAG.getTargetLoweringInfo().isTypeLegal(VT))
27834 if (isTypeLegal(MVT::v2i64) && !NoImplicitFloatOps) {
28005 if (Subtarget.hasAVX512() && isTypeLegal(InVT)) {
28012 if (InVT == MVT::v4i64 && VT == MVT::v4i8 && isTypeLegal(MVT::v8i64)) {
28021 isTypeLegal(MVT::v4i64)) {
28097 assert(isTypeLegal(LoVT) && "Split VT not legal?");
28240 if (!isTypeLegal(N->getOperand(0).getValueType()))
28456 SrcVT.isVector() && isTypeLegal(SrcVT)) {
29024 if (!isTypeLegal(EVT::getEVT(Ty1)))
29146 return isTypeLegal(VT.getSimpleVT());
32398 if (!DAG.getTargetLoweringInfo().isTypeLegal(MaskVT))
32631 DAG.getTargetLoweringInfo().isTypeLegal(MaskVT)) {
32860 return !DAG.getTargetLoweringInfo().isTypeLegal(Op.getValueType()) ||
33841 if (!Subtarget.hasSSE3() || !TLI.isTypeLegal(VT) ||
33906 if (!Subtarget.hasAnyFMA() || !TLI.isTypeLegal(VT))
34148 if (TLI.isTypeLegal(VT)) {
35859 if (TLI.isTypeLegal(MatchVT)) {
36597 if (!DCI.isBeforeLegalize() && !TLI.isTypeLegal(CondVT))
36672 if (!DAG.getTargetLoweringInfo().isTypeLegal(VT))
36837 (TLI.isTypeLegal(VT) || VT == MVT::v2f32) &&
37028 TLI.isTypeLegal(Op.getOperand(0).getValueType()) &&
37212 if (!TLI.isTypeLegal(VT))
38035 if (VT != MVT::v2i32 && !DAG.getTargetLoweringInfo().isTypeLegal(WVT))
39049 if (TLI.isTypeLegal(VT) && TLI.isOperationLegal(ISD::CTPOP, VT))
39133 !TLI.isTypeLegal(SrcVT))
39146 if (SubVec.getOpcode() != ISD::SETCC || !TLI.isTypeLegal(SubVecVT) ||
39151 if (!TLI.isTypeLegal(SetccVT) ||
40026 if (TLI.isTypeLegal(InVT) && InVT.isVector() && SVT != MVT::i1 &&
40252 if (TLI.isTypeLegal(IntVT)) {
40535 VT == MVT::v64i1) && VT == StVT && TLI.isTypeLegal(VT) &&
40596 : (TLI.isTypeLegal(MVT::i64) ? MVT::v2i64 : MVT::v4i32);
40631 if (DCI.isBeforeLegalize() || TLI.isTypeLegal(St->getMemoryVT()))
41553 if (!DAG.getTargetLoweringInfo().isTypeLegal(VT))
41614 if (!Op.hasOneUse() || !Subtarget.hasAnyFMA() || !isTypeLegal(VT) ||
41654 if (!Op.hasOneUse() || !Subtarget.hasAnyFMA() || !isTypeLegal(VT) ||
41922 (VT.isVector() && TLI.isTypeLegal(VT))))
42498 if (!TLI.isTypeLegal(VT))
44100 TLI.isTypeLegal(Op0.getOperand(0).getValueType())) {
44108 TLI.isTypeLegal(Op1.getOperand(0).getValueType())) {
44390 if (Subtarget.hasAVX() && TLI.isTypeLegal(VT) && TLI.isTypeLegal(SrcVT)) {
44390 if (Subtarget.hasAVX() && TLI.isTypeLegal(VT) && TLI.isTypeLegal(SrcVT)) {
44602 TLI.isTypeLegal(InVecVT) &&
44869 if (TLI.isTypeLegal(VT) && TLI.isTypeLegal(In.getValueType()))
44869 if (TLI.isTypeLegal(VT) && TLI.isTypeLegal(In.getValueType()))
45040 if (!isTypeLegal(VT))