|
|
reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced
|
References
gen/lib/Target/RISCV/RISCVGenAsmMatcher.inc 1580 case RISCV::X2: OpKind = MCK_SP; break;
gen/lib/Target/RISCV/RISCVGenCompressInstEmitter.inc 236 (MI.getOperand(0).getReg() == RISCV::X2) &&
237 (MI.getOperand(1).getReg() == RISCV::X2) &&
242 OutInst.addOperand(MCOperand::createReg(RISCV::X2));
244 OutInst.addOperand(MCOperand::createReg(RISCV::X2));
1012 (MI.getOperand(0).getReg() == RISCV::X2) &&
1013 (MI.getOperand(1).getReg() == RISCV::X2) &&
1018 OutInst.addOperand(MCOperand::createReg(RISCV::X2));
1020 OutInst.addOperand(MCOperand::createReg(RISCV::X2));
gen/lib/Target/RISCV/RISCVGenInstrInfo.inc 549 static const MCPhysReg ImplicitList1[] = { RISCV::X2, 0 };
gen/lib/Target/RISCV/RISCVGenRegisterInfo.inc 404 { RISCV::X2 },
481 RISCV::X10, RISCV::X11, RISCV::X12, RISCV::X13, RISCV::X14, RISCV::X15, RISCV::X16, RISCV::X17, RISCV::X5, RISCV::X6, RISCV::X7, RISCV::X28, RISCV::X29, RISCV::X30, RISCV::X31, RISCV::X8, RISCV::X9, RISCV::X18, RISCV::X19, RISCV::X20, RISCV::X21, RISCV::X22, RISCV::X23, RISCV::X24, RISCV::X25, RISCV::X26, RISCV::X27, RISCV::X0, RISCV::X1, RISCV::X2, RISCV::X3, RISCV::X4,
491 RISCV::X10, RISCV::X11, RISCV::X12, RISCV::X13, RISCV::X14, RISCV::X15, RISCV::X16, RISCV::X17, RISCV::X5, RISCV::X6, RISCV::X7, RISCV::X28, RISCV::X29, RISCV::X30, RISCV::X31, RISCV::X8, RISCV::X9, RISCV::X18, RISCV::X19, RISCV::X20, RISCV::X21, RISCV::X22, RISCV::X23, RISCV::X24, RISCV::X25, RISCV::X26, RISCV::X27, RISCV::X1, RISCV::X2, RISCV::X3, RISCV::X4,
561 RISCV::X2,
624 { 2U, RISCV::X2 },
692 { 2U, RISCV::X2 },
760 { RISCV::X2, 2U },
860 { RISCV::X2, 2U },
gen/lib/Target/RISCV/RISCVGenSubtargetInfo.inc 222 if (Bits[RISCV::FeatureReserveX2]) UserReservedRegister[RISCV::X2] = true;
lib/Target/RISCV/MCTargetDesc/RISCVMCTargetDesc.cpp 58 Register SP = MRI.getDwarfRegNum(RISCV::X2, true);
lib/Target/RISCV/RISCVFrameLowering.cpp 99 static Register getSPReg(const RISCVSubtarget &STI) { return RISCV::X2; }
348 FrameReg = RISCV::X2;
359 FrameReg = RISCV::X2;
442 Register SPReg = RISCV::X2;
lib/Target/RISCV/RISCVISelLowering.cpp 78 setStackPointerRegisterToSaveRestore(RISCV::X2);
2177 StackPtr = DAG.getCopyFromReg(Chain, DL, RISCV::X2, PtrVT);
2235 StackPtr = DAG.getCopyFromReg(Chain, DL, RISCV::X2, PtrVT);
2582 .Case("{sp}", RISCV::X2)
lib/Target/RISCV/RISCVRegisterInfo.cpp 80 markSuperRegs(Reserved, RISCV::X2); // sp
148 return TFI->hasFP(MF) ? RISCV::X8 : RISCV::X2;