|
|
reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced
|
References
gen/lib/Target/AMDGPU/AMDGPUGenRegisterBank.inc 217 RegisterBank VGPRRegBank(/* ID */ AMDGPU::VGPRRegBankID, /* Name */ "VGPR", /* Size */ 1024, /* CoveredRegClasses */ VGPRRegBankCoverageData, /* NumRegClasses */ 114);
lib/Target/AMDGPU/AMDGPUGenRegisterBankInfo.def 147 Idx = BankID == AMDGPU::VGPRRegBankID ? VGPRStartIdx : SGPRStartIdx;
163 if (BankID == AMDGPU::VGPRRegBankID)
219 assert((Size == 256 || Size == 512) && BankID == AMDGPU::VGPRRegBankID);
227 if (BankID == AMDGPU::VGPRRegBankID) {
lib/Target/AMDGPU/AMDGPUInstructionSelector.cpp 1277 if (SrcBank->getID() == AMDGPU::VGPRRegBankID && DstSize <= 32) {
1603 const bool IsVGPR = DstRB->getID() == AMDGPU::VGPRRegBankID;
1623 const bool IsVGPR = DstRB->getID() == AMDGPU::VGPRRegBankID;
lib/Target/AMDGPU/AMDGPURegisterBankInfo.cpp 105 const RegisterBank &RBVGPR = getRegBank(AMDGPU::VGPRRegBankID);
116 Src.getID() == AMDGPU::VGPRRegBankID) {
131 Src.getID() == AMDGPU::VGPRRegBankID ||
194 Operands[I] = AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, SizeI);
220 { { AMDGPU::SGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::SGPRRegBankID }, 1 },
223 { { AMDGPU::SGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID }, 2 }
223 { { AMDGPU::SGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID }, 2 }
232 { { AMDGPU::VGPRRegBankID, AMDGPU::SGPRRegBankID, AMDGPU::SGPRRegBankID, AMDGPU::VGPRRegBankID }, 1 },
232 { { AMDGPU::VGPRRegBankID, AMDGPU::SGPRRegBankID, AMDGPU::SGPRRegBankID, AMDGPU::VGPRRegBankID }, 1 },
235 { { AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::SGPRRegBankID, AMDGPU::VGPRRegBankID }, 2 },
235 { { AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::SGPRRegBankID, AMDGPU::VGPRRegBankID }, 2 },
235 { { AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::SGPRRegBankID, AMDGPU::VGPRRegBankID }, 2 },
238 { { AMDGPU::VGPRRegBankID, AMDGPU::SGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID }, 2 },
238 { { AMDGPU::VGPRRegBankID, AMDGPU::SGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID }, 2 },
238 { { AMDGPU::VGPRRegBankID, AMDGPU::SGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID }, 2 },
241 { { AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID }, 3 }
241 { { AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID }, 3 }
241 { { AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID }, 3 }
241 { { AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID }, 3 }
261 { { AMDGPU::SGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::SGPRRegBankID }, 1 },
262 { { AMDGPU::SGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID }, 1 },
262 { { AMDGPU::SGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID }, 1 },
266 { { AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::SGPRRegBankID }, 1000 },
266 { { AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::SGPRRegBankID }, 1000 },
267 { { AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID }, 1000 }
267 { { AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID }, 1000 }
267 { { AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID }, 1000 }
280 { { AMDGPU::SGPRRegBankID, AMDGPU::VGPRRegBankID }, 300 },
283 { { AMDGPU::VGPRRegBankID, AMDGPU::SGPRRegBankID }, 1000 },
286 { { AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID }, 1500 }
286 { { AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID }, 1500 }
298 { { AMDGPU::VGPRRegBankID, AMDGPU::SGPRRegBankID, AMDGPU::VGPRRegBankID }, 1 },
298 { { AMDGPU::VGPRRegBankID, AMDGPU::SGPRRegBankID, AMDGPU::VGPRRegBankID }, 1 },
301 { { AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID }, 2 }
301 { { AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID }, 2 }
301 { { AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID }, 2 }
315 { { AMDGPU::VGPRRegBankID }, 3 }
351 { { AMDGPU::VGPRRegBankID }, 1 },
366 { { AMDGPU::VGPRRegBankID }, 1 },
418 {AMDGPU::getValueMappingSGPR64Only(AMDGPU::VGPRRegBankID, Size),
419 AMDGPU::getValueMappingSGPR64Only(AMDGPU::VGPRRegBankID, Size),
420 AMDGPU::getValueMappingSGPR64Only(AMDGPU::VGPRRegBankID, Size)}),
426 {AMDGPU::getValueMappingSGPR64Only(AMDGPU::VGPRRegBankID, Size),
428 AMDGPU::getValueMappingSGPR64Only(AMDGPU::VGPRRegBankID, Size)}),
436 {AMDGPU::getValueMappingSGPR64Only(AMDGPU::VGPRRegBankID, Size),
437 AMDGPU::getValueMappingSGPR64Only(AMDGPU::VGPRRegBankID, Size),
464 {AMDGPU::getValueMappingLoadSGPROnly(AMDGPU::VGPRRegBankID, LoadTy),
465 AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, PtrSize)}),
492 AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, Size)}),
499 AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, Size),
507 AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, Size),
508 AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, Size)}),
525 getOperandsMapping({AMDGPU::getValueMappingSGPR64Only(AMDGPU::VGPRRegBankID, Size),
527 AMDGPU::getValueMappingSGPR64Only(AMDGPU::VGPRRegBankID, Size),
528 AMDGPU::getValueMappingSGPR64Only(AMDGPU::VGPRRegBankID, Size)}),
539 { { AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID }, 1 },
539 { { AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID }, 1 },
539 { { AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID }, 1 },
540 { { AMDGPU::VGPRRegBankID, AMDGPU::SGPRRegBankID, AMDGPU::VGPRRegBankID }, 1 },
540 { { AMDGPU::VGPRRegBankID, AMDGPU::SGPRRegBankID, AMDGPU::VGPRRegBankID }, 1 },
541 { { AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::SGPRRegBankID }, 1 },
541 { { AMDGPU::VGPRRegBankID, AMDGPU::VGPRRegBankID, AMDGPU::SGPRRegBankID }, 1 },
567 getOperandsMapping({AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, Size),
569 AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, Size),
570 AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, Size),
968 if (OpBank->getID() == AMDGPU::VGPRRegBankID)
1102 MRI.setRegBank(IdxReg, getRegBank(AMDGPU::VGPRRegBankID));
1106 MRI.setRegBank(DstReg, getRegBank(AMDGPU::VGPRRegBankID));
1374 MRI.setRegBank(DstReg, getRegBank(AMDGPU::VGPRRegBankID));
1430 MRI.setRegBank(DstReg, getRegBank(AMDGPU::VGPRRegBankID));
1911 if (Bank->getID() == AMDGPU::VGPRRegBankID)
1944 OpdsMapping[OpdIdx++] = AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, Size0);
1953 AMDGPU::VCCRegBankID : AMDGPU::VGPRRegBankID;
1964 unsigned BankID = Size == 1 ? AMDGPU::VCCRegBankID : AMDGPU::VGPRRegBankID;
1984 OpdsMapping[I] = AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, Size);
2023 OpdsMapping[I] = AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, Size);
2056 ValMapping = AMDGPU::getValueMappingLoadSGPROnly(AMDGPU::VGPRRegBankID, LoadTy);
2057 PtrMapping = AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, PtrSize);
2083 AMDGPU::SGPRRegBankID : AMDGPU::VGPRRegBankID;
2102 return AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, Size);
2126 BankID = AMDGPU::VGPRRegBankID;
2151 if (!Bank || Bank->getID() == AMDGPU::VGPRRegBankID) {
2152 ResultBank = AMDGPU::VGPRRegBankID;
2165 ResultBank = AMDGPU::VGPRRegBankID;
2228 if (BankLHS == AMDGPU::VGPRRegBankID || BankRHS == AMDGPU::VGPRRegBankID) {
2228 if (BankLHS == AMDGPU::VGPRRegBankID || BankRHS == AMDGPU::VGPRRegBankID) {
2229 TargetBankID = AMDGPU::VGPRRegBankID;
2258 OpdsMapping[0] = getValueMappingSGPR64Only(AMDGPU::VGPRRegBankID, Size);
2341 OpdsMapping[0] = AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, Size);
2346 AMDGPU::VGPRRegBankID;
2386 AMDGPU::SGPRRegBankID : AMDGPU::VGPRRegBankID;
2440 DstBank = AMDGPU::VGPRRegBankID;
2463 OpdsMapping[3] = AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, Size);
2472 AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, Size);
2477 AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, 64);
2522 AMDGPU::SGPRRegBankID : AMDGPU::VGPRRegBankID;
2543 AMDGPU::VGPRRegBankID;
2653 OpdsMapping[0] = AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, Dst0Size);
2701 OpdsMapping[2] = AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, SrcSize);
2712 OpdsMapping[0] = AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, DstSize);
2718 OpdsMapping[4] = AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, SrcSize);
2753 OpdsMapping[0] = AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, DstSize);
2757 OpdsMapping[3] = AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, 32);
2766 OpdsMapping[3] = AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, 32);
2767 OpdsMapping[4] = AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, 32);
2774 OpdsMapping[3] = AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, 32);
2775 OpdsMapping[4] = AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, 32);
2776 OpdsMapping[5] = AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, 32);
2777 OpdsMapping[6] = AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, 32);
2792 OpdsMapping[0] = AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, Size0);
2798 OpdsMapping[3] = AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, Size3);
2875 OpdsMapping[1] = AMDGPU::getValueMapping(AMDGPU::VGPRRegBankID, 32);
2921 else if (CondBank == AMDGPU::VGPRRegBankID)
2925 AMDGPU::SGPRRegBankID : AMDGPU::VGPRRegBankID;
lib/Target/AMDGPU/AMDGPURegisterBankInfo.h 94 unsigned Default = AMDGPU::VGPRRegBankID) const;
lib/Target/AMDGPU/SIRegisterInfo.cpp 1782 case AMDGPU::VGPRRegBankID:
1802 return RB.getID() == AMDGPU::VGPRRegBankID ? &AMDGPU::VGPR_32RegClass :
1805 return RB.getID() == AMDGPU::VGPRRegBankID ? &AMDGPU::VReg_64RegClass :
1808 return RB.getID() == AMDGPU::VGPRRegBankID ? &AMDGPU::VReg_96RegClass :
1811 return RB.getID() == AMDGPU::VGPRRegBankID ? &AMDGPU::VReg_128RegClass :
1814 return RB.getID() == AMDGPU::VGPRRegBankID ? &AMDGPU::VReg_160RegClass :
1817 return RB.getID() == AMDGPU::VGPRRegBankID ? &AMDGPU::VReg_256RegClass :
1820 return RB.getID() == AMDGPU::VGPRRegBankID ? &AMDGPU::VReg_512RegClass :
1823 return RB.getID() == AMDGPU::VGPRRegBankID ? &AMDGPU::VReg_1024RegClass :
1827 return RB.getID() == AMDGPU::VGPRRegBankID ? &AMDGPU::VGPR_32RegClass :