reference, declaration → definition definition → references, declarations, derived classes, virtual overrides reference to multiple definitions → definitions unreferenced |
111 emitSourceFileHeader("Target Register Enum Values", OS); 113 OS << "\n#ifdef GET_REGINFO_ENUM\n"; 114 OS << "#undef GET_REGINFO_ENUM\n\n"; 116 OS << "namespace llvm {\n\n"; 118 OS << "class MCRegisterClass;\n" 123 OS << "namespace " << Namespace << " {\n"; 124 OS << "enum {\n NoRegister,\n"; 127 OS << " " << Reg.getName() << " = " << Reg.EnumValue << ",\n"; 130 OS << " NUM_TARGET_REGS \t// " << Registers.size()+1 << "\n"; 131 OS << "};\n"; 133 OS << "} // end namespace " << Namespace << "\n"; 142 OS << "\n// Register classes\n\n"; 144 OS << "namespace " << Namespace << " {\n"; 145 OS << "enum {\n"; 147 OS << " " << RC.getName() << "RegClassID" 149 OS << "\n };\n"; 151 OS << "} // end namespace " << Namespace << "\n\n"; 158 OS << "\n// Register alternate name indices\n\n"; 160 OS << "namespace " << Namespace << " {\n"; 161 OS << "enum {\n"; 163 OS << " " << RegAltNameIndices[i]->getName() << ",\t// " << i << "\n"; 164 OS << " NUM_TARGET_REG_ALT_NAMES = " << RegAltNameIndices.size() << "\n"; 165 OS << "};\n"; 167 OS << "} // end namespace " << Namespace << "\n\n"; 172 OS << "\n// Subregister indices\n\n"; 175 OS << "namespace " << Namespace << " {\n"; 176 OS << "enum {\n NoSubRegister,\n"; 179 OS << " " << Idx.getName() << ",\t// " << ++i << "\n"; 180 OS << " NUM_TARGET_SUBREGS\n};\n"; 182 OS << "} // end namespace " << Namespace << "\n\n"; 185 OS << "} // end namespace llvm\n\n"; 186 OS << "#endif // GET_REGINFO_ENUM\n\n";