reference, declaration → definition definition → references, declarations, derived classes, virtual overrides reference to multiple definitions → definitions unreferenced |
18608 /* 47415*/ /*SwitchOpcode*/ 27, TARGET_VAL(PPCISD::MFVSR),// ->47445 34487 /* 89007*/ OPC_CheckOpcode, TARGET_VAL(PPCISD::MFVSR), 35849 /* 92232*/ /*SwitchOpcode*/ 40, TARGET_VAL(PPCISD::MFVSR),// ->92275 39174 /* 98874*/ OPC_SwitchOpcode /*3 cases */, 21|128,9/*1173*/, TARGET_VAL(PPCISD::MFVSR),// ->100052 39189 /* 98905*/ OPC_CheckOpcode, TARGET_VAL(PPCISD::MFVSR), 39202 /* 98928*/ OPC_CheckOpcode, TARGET_VAL(PPCISD::MFVSR), 39216 /* 98952*/ OPC_CheckOpcode, TARGET_VAL(PPCISD::MFVSR), 39269 /* 99086*/ OPC_CheckOpcode, TARGET_VAL(PPCISD::MFVSR), 39279 /* 99104*/ OPC_CheckOpcode, TARGET_VAL(PPCISD::MFVSR), 39288 /* 99120*/ OPC_CheckOpcode, TARGET_VAL(PPCISD::MFVSR), 39314 /* 99176*/ OPC_CheckOpcode, TARGET_VAL(PPCISD::MFVSR), 39323 /* 99191*/ OPC_CheckOpcode, TARGET_VAL(PPCISD::MFVSR), 39404 /* 99421*/ OPC_CheckOpcode, TARGET_VAL(PPCISD::MFVSR), 39417 /* 99444*/ OPC_CheckOpcode, TARGET_VAL(PPCISD::MFVSR), 39431 /* 99468*/ OPC_CheckOpcode, TARGET_VAL(PPCISD::MFVSR), 39484 /* 99602*/ OPC_CheckOpcode, TARGET_VAL(PPCISD::MFVSR), 39494 /* 99620*/ OPC_CheckOpcode, TARGET_VAL(PPCISD::MFVSR), 39503 /* 99636*/ OPC_CheckOpcode, TARGET_VAL(PPCISD::MFVSR), 39529 /* 99692*/ OPC_CheckOpcode, TARGET_VAL(PPCISD::MFVSR), 39538 /* 99707*/ OPC_CheckOpcode, TARGET_VAL(PPCISD::MFVSR), 39616 /* 99929*/ OPC_CheckOpcode, TARGET_VAL(PPCISD::MFVSR), 39649 /* 99998*/ OPC_CheckOpcode, TARGET_VAL(PPCISD::MFVSR), 40090 /*100749*/ OPC_CheckOpcode, TARGET_VAL(PPCISD::MFVSR), 40099 /*100765*/ OPC_CheckOpcode, TARGET_VAL(PPCISD::MFVSR), 40131 /*100843*/ OPC_CheckOpcode, TARGET_VAL(PPCISD::MFVSR), 40906 /*102840*/ OPC_SwitchOpcode /*3 cases */, 105|128,5/*745*/, TARGET_VAL(PPCISD::MFVSR),// ->103590gen/lib/Target/PowerPC/PPCGenFastISel.inc
1726 case PPCISD::MFVSR: return fastEmit_PPCISD_MFVSR_r(VT, RetVT, Op0, Op0IsKill);
lib/Target/PowerPC/PPCISelLowering.cpp1352 case PPCISD::MFVSR: return "PPCISD::MFVSR"; 7426 Tmp = DAG.getNode(PPCISD::MFVSR, dl, MVT::i32, Tmp); 7434 Tmp = DAG.getNode(PPCISD::MFVSR, dl, MVT::i64, Tmp); 12635 assert(FirstInput.getOpcode() == PPCISD::MFVSR && 12653 if (NextOp.getOpcode() != PPCISD::MFVSR) 12945 if (FirstInput.getOpcode() == PPCISD::MFVSR) {