reference, declaration → definition definition → references, declarations, derived classes, virtual overrides reference to multiple definitions → definitions unreferenced |
854 Op->RegIdx.Index = Index; 855 Op->RegIdx.RegInfo = RegInfo; 856 Op->RegIdx.Kind = RegKind; 857 Op->RegIdx.Tok.Data = Str.data(); 858 Op->RegIdx.Tok.Length = Str.size(); 868 assert(isRegIdx() && (RegIdx.Kind & RegKind_GPR) && "Invalid access!"); 869 AsmParser.warnIfRegIndexIsAT(RegIdx.Index, StartLoc); 871 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index); 871 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index); 877 assert(isRegIdx() && (RegIdx.Kind & RegKind_GPR) && "Invalid access!"); 879 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index); 879 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index); 885 assert(isRegIdx() && (RegIdx.Kind & RegKind_GPR) && "Invalid access!"); 887 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index); 887 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index); 894 assert(isRegIdx() && (RegIdx.Kind & RegKind_FGR) && "Invalid access!"); 895 if (RegIdx.Index % 2 != 0) 897 return RegIdx.RegInfo->getRegClass(Mips::AFGR64RegClassID) 898 .getRegister(RegIdx.Index / 2); 904 assert(isRegIdx() && (RegIdx.Kind & RegKind_FGR) && "Invalid access!"); 905 return RegIdx.RegInfo->getRegClass(Mips::FGR64RegClassID) 906 .getRegister(RegIdx.Index); 912 assert(isRegIdx() && (RegIdx.Kind & RegKind_FGR) && "Invalid access!"); 913 return RegIdx.RegInfo->getRegClass(Mips::FGR32RegClassID) 914 .getRegister(RegIdx.Index); 920 assert(isRegIdx() && (RegIdx.Kind & RegKind_FCC) && "Invalid access!"); 921 return RegIdx.RegInfo->getRegClass(Mips::FCCRegClassID) 922 .getRegister(RegIdx.Index); 928 assert(isRegIdx() && (RegIdx.Kind & RegKind_MSA128) && "Invalid access!"); 932 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index); 932 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index); 938 assert(isRegIdx() && (RegIdx.Kind & RegKind_MSACtrl) && "Invalid access!"); 940 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index); 940 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index); 946 assert(isRegIdx() && (RegIdx.Kind & RegKind_COP0) && "Invalid access!"); 948 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index); 948 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index); 954 assert(isRegIdx() && (RegIdx.Kind & RegKind_COP2) && "Invalid access!"); 956 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index); 956 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index); 962 assert(isRegIdx() && (RegIdx.Kind & RegKind_COP3) && "Invalid access!"); 964 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index); 964 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index); 970 assert(isRegIdx() && (RegIdx.Kind & RegKind_ACC) && "Invalid access!"); 972 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index); 972 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index); 978 assert(isRegIdx() && (RegIdx.Kind & RegKind_ACC) && "Invalid access!"); 980 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index); 980 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index); 986 assert(isRegIdx() && (RegIdx.Kind & RegKind_ACC) && "Invalid access!"); 988 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index); 988 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index); 994 assert(isRegIdx() && (RegIdx.Kind & RegKind_CCR) && "Invalid access!"); 996 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index); 996 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index); 1002 assert(isRegIdx() && (RegIdx.Kind & RegKind_HWRegs) && "Invalid access!"); 1004 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index); 1004 return RegIdx.RegInfo->getRegClass(ClassID).getRegister(RegIdx.Index); 1099 if (!AsmParser.useOddSPReg() && RegIdx.Index & 1) 1109 if (!AsmParser.useOddSPReg() && RegIdx.Index & 1) 1243 return isGPRAsmReg() && RegIdx.Index == 0; 1414 if (Kind == k_RegisterIndex && RegIdx.Index == 0 && 1415 RegIdx.Kind & RegKind_GPR) 1561 return isRegIdx() && RegIdx.Kind & RegKind_GPR && RegIdx.Index == 0; 1561 return isRegIdx() && RegIdx.Kind & RegKind_GPR && RegIdx.Index == 0; 1565 return isRegIdx() && RegIdx.Kind & RegKind_GPR && RegIdx.Index > 0 && 1565 return isRegIdx() && RegIdx.Kind & RegKind_GPR && RegIdx.Index > 0 && 1566 RegIdx.Index <= 31; 1570 return isRegIdx() && RegIdx.Kind & RegKind_GPR && RegIdx.Index <= 31; 1570 return isRegIdx() && RegIdx.Kind & RegKind_GPR && RegIdx.Index <= 31; 1574 if (!(isRegIdx() && RegIdx.Kind)) 1576 return ((RegIdx.Index >= 2 && RegIdx.Index <= 7) 1576 return ((RegIdx.Index >= 2 && RegIdx.Index <= 7) 1577 || RegIdx.Index == 16 || RegIdx.Index == 17); 1577 || RegIdx.Index == 16 || RegIdx.Index == 17); 1581 if (!(isRegIdx() && RegIdx.Kind)) 1583 return (RegIdx.Index == 0 || 1584 (RegIdx.Index >= 2 && RegIdx.Index <= 7) || 1584 (RegIdx.Index >= 2 && RegIdx.Index <= 7) || 1585 RegIdx.Index == 17); 1589 if (!(isRegIdx() && RegIdx.Kind)) 1591 return (RegIdx.Index == 0 || (RegIdx.Index >= 2 && RegIdx.Index <= 3) || 1591 return (RegIdx.Index == 0 || (RegIdx.Index >= 2 && RegIdx.Index <= 3) || 1591 return (RegIdx.Index == 0 || (RegIdx.Index >= 2 && RegIdx.Index <= 3) || 1592 (RegIdx.Index >= 16 && RegIdx.Index <= 20)); 1592 (RegIdx.Index >= 16 && RegIdx.Index <= 20)); 1596 if (!(isRegIdx() && RegIdx.Kind)) 1598 return RegIdx.Index >= 4 && RegIdx.Index <= 6; 1598 return RegIdx.Index >= 4 && RegIdx.Index <= 6; 1602 if (!(isRegIdx() && RegIdx.Kind)) 1604 return (RegIdx.Index == 21 || RegIdx.Index == 22 || 1604 return (RegIdx.Index == 21 || RegIdx.Index == 22 || 1605 (RegIdx.Index >= 5 && RegIdx.Index <= 7)); 1605 (RegIdx.Index >= 5 && RegIdx.Index <= 7)); 1610 return isRegIdx() && RegIdx.Kind & RegKind_FGR && RegIdx.Index <= 31; 1610 return isRegIdx() && RegIdx.Kind & RegKind_FGR && RegIdx.Index <= 31; 1615 return isRegIdx() && RegIdx.Kind == RegKind_FGR && RegIdx.Index <= 31; 1615 return isRegIdx() && RegIdx.Kind == RegKind_FGR && RegIdx.Index <= 31; 1619 return isRegIdx() && RegIdx.Kind & RegKind_HWRegs && RegIdx.Index <= 31; 1619 return isRegIdx() && RegIdx.Kind & RegKind_HWRegs && RegIdx.Index <= 31; 1623 return isRegIdx() && RegIdx.Kind & RegKind_CCR && RegIdx.Index <= 31; 1623 return isRegIdx() && RegIdx.Kind & RegKind_CCR && RegIdx.Index <= 31; 1627 if (!(isRegIdx() && RegIdx.Kind & RegKind_FCC)) 1629 return RegIdx.Index <= 7; 1633 return isRegIdx() && RegIdx.Kind & RegKind_ACC && RegIdx.Index <= 3; 1633 return isRegIdx() && RegIdx.Kind & RegKind_ACC && RegIdx.Index <= 3; 1637 return isRegIdx() && RegIdx.Kind & RegKind_COP0 && RegIdx.Index <= 31; 1637 return isRegIdx() && RegIdx.Kind & RegKind_COP0 && RegIdx.Index <= 31; 1641 return isRegIdx() && RegIdx.Kind & RegKind_COP2 && RegIdx.Index <= 31; 1641 return isRegIdx() && RegIdx.Kind & RegKind_COP2 && RegIdx.Index <= 31; 1645 return isRegIdx() && RegIdx.Kind & RegKind_COP3 && RegIdx.Index <= 31; 1645 return isRegIdx() && RegIdx.Kind & RegKind_COP3 && RegIdx.Index <= 31; 1649 return isRegIdx() && RegIdx.Kind & RegKind_MSA128 && RegIdx.Index <= 31; 1649 return isRegIdx() && RegIdx.Kind & RegKind_MSA128 && RegIdx.Index <= 31; 1653 return isRegIdx() && RegIdx.Kind & RegKind_MSACtrl && RegIdx.Index <= 7; 1653 return isRegIdx() && RegIdx.Kind & RegKind_MSACtrl && RegIdx.Index <= 7; 1676 OS << "RegIdx<" << RegIdx.Index << ":" << RegIdx.Kind << ", " 1676 OS << "RegIdx<" << RegIdx.Index << ":" << RegIdx.Kind << ", " 1677 << StringRef(RegIdx.Tok.Data, RegIdx.Tok.Length) << ">"; 1677 << StringRef(RegIdx.Tok.Data, RegIdx.Tok.Length) << ">"; 1700 StringRef Token(RegIdx.Tok.Data, RegIdx.Tok.Length); 1700 StringRef Token(RegIdx.Tok.Data, RegIdx.Tok.Length); 1701 StringRef OtherToken(Other.RegIdx.Tok.Data, Other.RegIdx.Tok.Length); 1701 StringRef OtherToken(Other.RegIdx.Tok.Data, Other.RegIdx.Tok.Length);