reference, declaration → definition definition → references, declarations, derived classes, virtual overrides reference to multiple definitions → definitions unreferenced |
3738 SrcReg = MI.getOperand(1).getReg(); 3742 if (Hexagon::IntRegsRegClass.contains(SrcReg) && 3743 HRI.getStackRegister() == SrcReg && 3748 if (isIntRegForSubInst(SrcReg) && 3757 SrcReg = MI.getOperand(1).getReg(); 3758 if (isIntRegForSubInst(DstReg) && isIntRegForSubInst(SrcReg) && 3776 SrcReg = MI.getOperand(1).getReg(); 3777 if (isIntRegForSubInst(DstReg) && isIntRegForSubInst(SrcReg) && 3785 SrcReg = MI.getOperand(1).getReg(); 3786 if (isIntRegForSubInst(DstReg) && isIntRegForSubInst(SrcReg) && 3794 SrcReg = MI.getOperand(1).getReg(); 3796 Hexagon::IntRegsRegClass.contains(SrcReg) && 3797 HRI.getStackRegister() == SrcReg && 3828 SrcReg = MI.getOperand(0).getReg(); 3830 if ((Hexagon::PredRegsRegClass.contains(SrcReg) && 3831 (Hexagon::P0 == SrcReg)) && 3842 SrcReg = MI.getOperand(0).getReg(); 3843 if (Hexagon::PredRegsRegClass.contains(SrcReg) && (Hexagon::P0 == SrcReg)) 3843 if (Hexagon::PredRegsRegClass.contains(SrcReg) && (Hexagon::P0 == SrcReg)) 3944 SrcReg = MI.getOperand(1).getReg(); 3947 if (Hexagon::IntRegsRegClass.contains(SrcReg) && 3948 HRI.getStackRegister() == SrcReg && MI.getOperand(2).isImm() && 3952 if ((DstReg == SrcReg) && MI.getOperand(2).isImm() && 3957 if (isIntRegForSubInst(SrcReg) && MI.getOperand(2).isImm() && 3977 SrcReg = MI.getOperand(1).getReg(); 3978 if (isIntRegForSubInst(DstReg) && isIntRegForSubInst(SrcReg) && 3987 SrcReg = MI.getOperand(1).getReg(); 3988 if (isIntRegForSubInst(DstReg) && isIntRegForSubInst(SrcReg)) 4008 SrcReg = MI.getOperand(1).getReg(); 4010 Hexagon::PredRegsRegClass.contains(SrcReg) && Hexagon::P0 == SrcReg && 4010 Hexagon::PredRegsRegClass.contains(SrcReg) && Hexagon::P0 == SrcReg && 4017 SrcReg = MI.getOperand(1).getReg(); 4019 Hexagon::P0 == DstReg && isIntRegForSubInst(SrcReg) && 4039 SrcReg = MI.getOperand(1).getReg(); 4040 if (isDblRegForSubInst(DstReg, HRI) && isIntRegForSubInst(SrcReg) && 4048 SrcReg = MI.getOperand(2).getReg(); 4049 if (isDblRegForSubInst(DstReg, HRI) && isIntRegForSubInst(SrcReg) && 4060 SrcReg = MI.getOperand(1).getReg(); 4061 if (isIntRegForSubInst(DstReg) && isIntRegForSubInst(SrcReg))