reference, declaration → definition definition → references, declarations, derived classes, virtual overrides reference to multiple definitions → definitions unreferenced |
3737 DstReg = MI.getOperand(0).getReg(); 3741 if (isIntRegForSubInst(DstReg)) { 3756 DstReg = MI.getOperand(0).getReg(); 3758 if (isIntRegForSubInst(DstReg) && isIntRegForSubInst(SrcReg) && 3775 DstReg = MI.getOperand(0).getReg(); 3777 if (isIntRegForSubInst(DstReg) && isIntRegForSubInst(SrcReg) && 3784 DstReg = MI.getOperand(0).getReg(); 3786 if (isIntRegForSubInst(DstReg) && isIntRegForSubInst(SrcReg) && 3793 DstReg = MI.getOperand(0).getReg(); 3795 if (isDblRegForSubInst(DstReg, HRI) && 3814 DstReg = MI.getOperand(0).getReg(); 3815 if (Hexagon::IntRegsRegClass.contains(DstReg) && (Hexagon::R31 == DstReg)) 3815 if (Hexagon::IntRegsRegClass.contains(DstReg) && (Hexagon::R31 == DstReg)) 3827 DstReg = MI.getOperand(1).getReg(); 3832 (Hexagon::IntRegsRegClass.contains(DstReg) && (Hexagon::R31 == DstReg))) 3832 (Hexagon::IntRegsRegClass.contains(DstReg) && (Hexagon::R31 == DstReg))) 3943 DstReg = MI.getOperand(0).getReg(); 3945 if (isIntRegForSubInst(DstReg)) { 3952 if ((DstReg == SrcReg) && MI.getOperand(2).isImm() && 3965 DstReg = MI.getOperand(0).getReg(); 3968 if (isIntRegForSubInst(DstReg) && (DstReg == Src1Reg) && 3968 if (isIntRegForSubInst(DstReg) && (DstReg == Src1Reg) && 3976 DstReg = MI.getOperand(0).getReg(); 3978 if (isIntRegForSubInst(DstReg) && isIntRegForSubInst(SrcReg) && 3986 DstReg = MI.getOperand(0).getReg(); 3988 if (isIntRegForSubInst(DstReg) && isIntRegForSubInst(SrcReg)) 3996 DstReg = MI.getOperand(0).getReg(); 3997 if (isIntRegForSubInst(DstReg)) 4007 DstReg = MI.getOperand(0).getReg(); 4009 if (isIntRegForSubInst(DstReg) && 4016 DstReg = MI.getOperand(0).getReg(); 4018 if (Hexagon::PredRegsRegClass.contains(DstReg) && 4019 Hexagon::P0 == DstReg && isIntRegForSubInst(SrcReg) && 4026 DstReg = MI.getOperand(0).getReg(); 4027 if (isDblRegForSubInst(DstReg, HRI) && 4038 DstReg = MI.getOperand(0).getReg(); 4040 if (isDblRegForSubInst(DstReg, HRI) && isIntRegForSubInst(SrcReg) && 4047 DstReg = MI.getOperand(0).getReg(); 4049 if (isDblRegForSubInst(DstReg, HRI) && isIntRegForSubInst(SrcReg) && 4059 DstReg = MI.getOperand(0).getReg(); 4061 if (isIntRegForSubInst(DstReg) && isIntRegForSubInst(SrcReg))