reference, declaration → definition definition → references, declarations, derived classes, virtual overrides reference to multiple definitions → definitions unreferenced |
1157 unsigned Opcode = MI.getOpcode(); 1210 MBB.getParent()->moveCallSiteInfo(&MI, &*NewMI); 1219 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(newOpc), 1220 MI.getOperand(1).getReg()) 1221 .add(MI.getOperand(2)) 1222 .addImm(MI.getOperand(3).getImm()) // 'pred' 1223 .add(MI.getOperand(4)) 1224 .add(makeImplicit(MI.getOperand(1))); 1226 MI.eraseFromParent(); 1232 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(Opc), 1233 MI.getOperand(1).getReg()) 1234 .add(MI.getOperand(2)) 1235 .addImm(MI.getOperand(3).getImm()) // 'pred' 1236 .add(MI.getOperand(4)) 1238 .add(makeImplicit(MI.getOperand(1))); 1240 MI.eraseFromParent(); 1244 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(ARM::MOVsi), 1245 (MI.getOperand(1).getReg())) 1246 .add(MI.getOperand(2)) 1247 .addImm(MI.getOperand(3).getImm()) 1248 .addImm(MI.getOperand(4).getImm()) // 'pred' 1249 .add(MI.getOperand(5)) 1251 .add(makeImplicit(MI.getOperand(1))); 1253 MI.eraseFromParent(); 1257 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(ARM::MOVsr), 1258 (MI.getOperand(1).getReg())) 1259 .add(MI.getOperand(2)) 1260 .add(MI.getOperand(3)) 1261 .addImm(MI.getOperand(4).getImm()) 1262 .addImm(MI.getOperand(5).getImm()) // 'pred' 1263 .add(MI.getOperand(6)) 1265 .add(makeImplicit(MI.getOperand(1))); 1267 MI.eraseFromParent(); 1273 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(NewOpc), 1274 MI.getOperand(1).getReg()) 1275 .addImm(MI.getOperand(2).getImm()) 1276 .addImm(MI.getOperand(3).getImm()) // 'pred' 1277 .add(MI.getOperand(4)) 1278 .add(makeImplicit(MI.getOperand(1))); 1279 MI.eraseFromParent(); 1285 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(Opc), 1286 MI.getOperand(1).getReg()) 1287 .addImm(MI.getOperand(2).getImm()) 1288 .addImm(MI.getOperand(3).getImm()) // 'pred' 1289 .add(MI.getOperand(4)) 1291 .add(makeImplicit(MI.getOperand(1))); 1293 MI.eraseFromParent(); 1299 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(Opc), 1300 MI.getOperand(1).getReg()) 1301 .addImm(MI.getOperand(2).getImm()) 1302 .addImm(MI.getOperand(3).getImm()) // 'pred' 1303 .add(MI.getOperand(4)) 1305 .add(makeImplicit(MI.getOperand(1))); 1307 MI.eraseFromParent(); 1322 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(NewOpc), 1323 MI.getOperand(1).getReg()) 1324 .add(MI.getOperand(2)) 1325 .addImm(MI.getOperand(3).getImm()) 1326 .addImm(MI.getOperand(4).getImm()) // 'pred' 1327 .add(MI.getOperand(5)) 1329 .add(makeImplicit(MI.getOperand(1))); 1330 MI.eraseFromParent(); 1334 MachineFunction &MF = *MI.getParent()->getParent(); 1348 emitT2RegPlusImmediate(MBB, MBBI, MI.getDebugLoc(), ARM::R6, 1351 emitThumbRegPlusImmediate(MBB, MBBI, MI.getDebugLoc(), ARM::R6, 1354 emitARMRegPlusImmediate(MBB, MBBI, MI.getDebugLoc(), ARM::R6, 1369 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(bicOpc), ARM::R6) 1377 MI.eraseFromParent(); 1384 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(ARM::MOVsi), 1385 MI.getOperand(0).getReg()) 1386 .add(MI.getOperand(1)) 1391 MI.eraseFromParent(); 1397 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(ARM::MOVsi), 1398 MI.getOperand(0).getReg()) 1399 .add(MI.getOperand(1)) 1403 TransferImpOps(MI, MIB, MIB); 1404 MI.eraseFromParent(); 1419 Register Reg = MI.getOperand(0).getReg(); 1420 MIB = BuildMI(MBB, MBBI, MI.getDebugLoc(), 1427 MIB = BuildMI(MBB, MBBI, MI.getDebugLoc(), 1433 MIB = BuildMI(MBB, MBBI, MI.getDebugLoc(), 1440 MIB.cloneMemRefs(MI); 1441 TransferImpOps(MI, MIB, MIB); 1442 MI.getMF()->moveCallSiteInfo(&MI, &*MIB); 1442 MI.getMF()->moveCallSiteInfo(&MI, &*MIB); 1443 MI.eraseFromParent(); 1450 Register DstReg = MI.getOperand(0).getReg(); 1451 bool DstIsDead = MI.getOperand(0).isDead(); 1453 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(NewLdOpc), DstReg) 1454 .add(MI.getOperand(1)) 1456 MIB1.cloneMemRefs(MI); 1458 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(ARM::tPICADD)) 1461 .add(MI.getOperand(2)); 1462 TransferImpOps(MI, MIB1, MIB2); 1463 MI.eraseFromParent(); 1472 Register DstReg = MI.getOperand(0).getReg(); 1473 bool DstIsDead = MI.getOperand(0).isDead(); 1474 const MachineOperand &MO1 = MI.getOperand(1); 1505 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(LDRLITOpc), DstReg) 1513 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(PICAddOpc)) 1522 MI.eraseFromParent(); 1530 Register DstReg = MI.getOperand(0).getReg(); 1531 bool DstIsDead = MI.getOperand(0).isDead(); 1532 const MachineOperand &MO1 = MI.getOperand(1); 1543 MachineInstrBuilder MIB1 = BuildMI(MBB, MBBI, MI.getDebugLoc(), 1548 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(HI16Opc), DstReg) 1553 MachineInstrBuilder MIB3 = BuildMI(MBB, MBBI, MI.getDebugLoc(), 1560 MIB3.cloneMemRefs(MI); 1562 TransferImpOps(MI, MIB1, MIB3); 1563 MI.eraseFromParent(); 1576 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(ARM::SUBri), ARM::PC) 1578 .add(MI.getOperand(0)) 1579 .add(MI.getOperand(1)) 1580 .add(MI.getOperand(2)) 1582 TransferImpOps(MI, MIB, MIB); 1583 MI.eraseFromParent(); 1589 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(NewOpc)); 1593 bool DstIsDead = MI.getOperand(OpIdx).isDead(); 1594 Register DstReg = MI.getOperand(OpIdx++).getReg(); 1597 MIB.add(MI.getOperand(OpIdx++)); 1600 MIB.add(MI.getOperand(OpIdx++)); 1601 MIB.add(MI.getOperand(OpIdx++)); 1611 TransferImpOps(MI, MIB, MIB); 1612 MIB.cloneMemRefs(MI); 1613 MI.eraseFromParent(); 1620 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(NewOpc)); 1624 bool SrcIsKill = MI.getOperand(OpIdx).isKill(); 1625 Register SrcReg = MI.getOperand(OpIdx++).getReg(); 1628 MachineOperand Dst(MI.getOperand(OpIdx++)); 1632 MIB.add(MI.getOperand(OpIdx++)); 1633 MIB.add(MI.getOperand(OpIdx++)); 1644 TransferImpOps(MI, MIB, MIB); 1645 MIB.cloneMemRefs(MI); 1646 MI.eraseFromParent(); 1927 Register Reg = MI.getOperand(0).getReg(); 1932 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(ARM::tPUSH)) 1937 MIB = BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(ARM::tBL)); 1940 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(ARM::STMDB_UPD)) 1947 MIB = BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(ARM::BL)); 1949 MIB.cloneMemRefs(MI); 1950 for (unsigned i = 1; i < MI.getNumOperands(); ++i) MIB.add(MI.getOperand(i)); 1950 for (unsigned i = 1; i < MI.getNumOperands(); ++i) MIB.add(MI.getOperand(i)); 1951 MI.eraseFromParent();