reference, declaration → definition definition → references, declarations, derived classes, virtual overrides reference to multiple definitions → definitions unreferenced |
5709 EVT VT = Op.getValueType(); 5710 SDLoc DL(Op); 5711 unsigned IntrinsicID = cast<ConstantSDNode>(Op.getOperand(0))->getZExtValue(); 5750 return DAG.getNode(AMDGPUISD::RCP, DL, VT, Op.getOperand(1)); 5752 return DAG.getNode(AMDGPUISD::RSQ, DL, VT, Op.getOperand(1)); 5757 return DAG.getNode(AMDGPUISD::RSQ_LEGACY, DL, VT, Op.getOperand(1)); 5761 return DAG.getNode(AMDGPUISD::RCP_LEGACY, DL, VT, Op.getOperand(1)); 5764 return DAG.getNode(AMDGPUISD::RSQ_CLAMP, DL, VT, Op.getOperand(1)); 5770 SDValue Rsq = DAG.getNode(AMDGPUISD::RSQ, DL, VT, Op.getOperand(1)); 5816 return lowerImplicitZextParam(DAG, Op, MVT::i16, 5822 return lowerImplicitZextParam(DAG, Op, MVT::i16, 5828 return lowerImplicitZextParam(DAG, Op, MVT::i16, 5859 SDLoc(Op), MVT::i32); 5864 if (!parseCachePolicy(Op.getOperand(3), DAG, &GLC, nullptr, 5866 return Op; 5867 return lowerSBuffer(VT, DL, Op.getOperand(1), Op.getOperand(2), GLC, DLC, 5867 return lowerSBuffer(VT, DL, Op.getOperand(1), Op.getOperand(2), GLC, DLC, 5871 return lowerFDIV_FAST(Op, DAG); 5874 Op.getOperand(5), SDValue()); 5883 Op.getOperand(2), // Attrchan 5884 Op.getOperand(3), // Attr 5885 Op.getOperand(5)); // m0 5888 Op.getOperand(1), // Src0 5889 Op.getOperand(2), // Attrchan 5890 Op.getOperand(3), // Attr 5894 Op.getOperand(4), // high 5902 Op.getOperand(1), // Src0 5903 Op.getOperand(2), // Attrchan 5904 Op.getOperand(3), // Attr 5906 Op.getOperand(4), // high 5916 Op.getOperand(6), SDValue()); 5918 Op.getOperand(2), // Src0 5919 Op.getOperand(3), // Attrchan 5920 Op.getOperand(4), // Attr 5922 Op.getOperand(1), // Src2 5924 Op.getOperand(5), // high 5931 return DAG.getNode(AMDGPUISD::SIN_HW, DL, VT, Op.getOperand(1)); 5934 return DAG.getNode(AMDGPUISD::COS_HW, DL, VT, Op.getOperand(1)); 5937 return DAG.getNode(AMDGPUISD::MUL_U24, DL, VT, Op.getOperand(1), Op.getOperand(2)); 5937 return DAG.getNode(AMDGPUISD::MUL_U24, DL, VT, Op.getOperand(1), Op.getOperand(2)); 5939 return DAG.getNode(AMDGPUISD::MUL_I24, DL, VT, Op.getOperand(1), Op.getOperand(2)); 5939 return DAG.getNode(AMDGPUISD::MUL_I24, DL, VT, Op.getOperand(1), Op.getOperand(2)); 5953 Op.getOperand(1), Op.getOperand(2)); 5953 Op.getOperand(1), Op.getOperand(2)); 5956 return DAG.getNode(AMDGPUISD::FRACT, DL, VT, Op.getOperand(1)); 5960 Op.getOperand(1), Op.getOperand(2)); 5960 Op.getOperand(1), Op.getOperand(2)); 5963 Op.getOperand(1), Op.getOperand(2), Op.getOperand(3), 5963 Op.getOperand(1), Op.getOperand(2), Op.getOperand(3), 5963 Op.getOperand(1), Op.getOperand(2), Op.getOperand(3), 5964 Op.getOperand(4)); 5968 Op.getOperand(1), Op.getOperand(2), Op.getOperand(3)); 5968 Op.getOperand(1), Op.getOperand(2), Op.getOperand(3)); 5968 Op.getOperand(1), Op.getOperand(2), Op.getOperand(3)); 5972 Op.getOperand(1), Op.getOperand(2)); 5972 Op.getOperand(1), Op.getOperand(2)); 5974 const ConstantSDNode *Param = cast<ConstantSDNode>(Op.getOperand(3)); 5978 SDValue Numerator = Op.getOperand(1); 5979 SDValue Denominator = Op.getOperand(2); 5988 return DAG.getNode(AMDGPUISD::DIV_SCALE, DL, Op->getVTList(), Src0, 5993 if (Op.getOperand(1).getValueType() == MVT::i1 && 5994 Op.getConstantOperandVal(2) == 0 && 5995 Op.getConstantOperandVal(3) == ICmpInst::Predicate::ICMP_NE) 5996 return Op; 5997 return lowerICMPIntrinsic(*this, Op.getNode(), DAG); 6000 return lowerFCMPIntrinsic(*this, Op.getNode(), DAG); 6004 Op.getOperand(1), Op.getOperand(2), Op.getOperand(3)); 6004 Op.getOperand(1), Op.getOperand(2), Op.getOperand(3)); 6004 Op.getOperand(1), Op.getOperand(2), Op.getOperand(3)); 6007 Op.getOperand(1), Op.getOperand(2), Op.getOperand(3), 6007 Op.getOperand(1), Op.getOperand(2), Op.getOperand(3), 6007 Op.getOperand(1), Op.getOperand(2), Op.getOperand(3), 6008 Op.getOperand(4)); 6011 Op.getOperand(1), Op.getOperand(2)); 6011 Op.getOperand(1), Op.getOperand(2)); 6013 return DAG.getNode(AMDGPUISD::FFBH_I32, DL, VT, Op.getOperand(1)); 6016 Op.getOperand(1), Op.getOperand(2), Op.getOperand(3)); 6016 Op.getOperand(1), Op.getOperand(2), Op.getOperand(3)); 6016 Op.getOperand(1), Op.getOperand(2), Op.getOperand(3)); 6019 Op.getOperand(1), Op.getOperand(2), Op.getOperand(3)); 6019 Op.getOperand(1), Op.getOperand(2), Op.getOperand(3)); 6019 Op.getOperand(1), Op.getOperand(2), Op.getOperand(3)); 6026 EVT VT = Op.getValueType(); 6041 return DAG.getNode(Opcode, DL, VT, Op.getOperand(1), Op.getOperand(2)); 6041 return DAG.getNode(Opcode, DL, VT, Op.getOperand(1), Op.getOperand(2)); 6044 Op.getOperand(1), Op.getOperand(2)); 6044 Op.getOperand(1), Op.getOperand(2)); 6048 return DAG.getNode(AMDGPUISD::FMAD_FTZ, DL, VT, Op.getOperand(1), 6049 Op.getOperand(2), Op.getOperand(3)); 6049 Op.getOperand(2), Op.getOperand(3)); 6053 Op->getOperand(1), Op->getOperand(2)), 0); 6053 Op->getOperand(1), Op->getOperand(2)), 0); 6058 return Op; 6069 SDLoc SL(Op); 6074 Op.getOperand(1)); 6083 return lowerImage(Op, ImageDimIntr, DAG); 6085 return Op;