reference, declarationdefinition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced

References

lib/Target/AArch64/AsmParser/AArch64AsmParser.cpp
 3898   NextPrefix = PrefixInfo::CreateFromInst(Inst, MCID.TSFlags);
 3908     if ((MCID.TSFlags & AArch64::DestructiveInstTypeMask) ==
 3942           (MCID.TSFlags & AArch64::ElementSizeMask) == AArch64::ElementSizeNone)
 3952       if ((MCID.TSFlags & AArch64::ElementSizeMask) != Prefix.getElementSize())
lib/Target/AMDGPU/AsmParser/AMDGPUAsmParser.cpp
 2659   uint64_t TSFlags = MII.get(Inst.getOpcode()).TSFlags;
 2817   if (Desc.TSFlags &
 2931   if ((Desc.TSFlags & SIInstrFlags::IntClamp) != 0 && !hasIntClamp()) {
 2945   if ((Desc.TSFlags & SIInstrFlags::MIMG) == 0)
 2963     (Desc.TSFlags & SIInstrFlags::Gather4) ? 4 : countPopulation(DMask);
 2977   if ((Desc.TSFlags & SIInstrFlags::MIMG) == 0 || !isGFX10())
 3018   if ((Desc.TSFlags & SIInstrFlags::MIMG) == 0)
 3038   if ((Desc.TSFlags & SIInstrFlags::Gather4) == 0)
 3057   if ((Desc.TSFlags & SIInstrFlags::MIMG) == 0)
 3073   if ((Desc.TSFlags & SIInstrFlags::MIMG) == 0)
 3224   if ((Desc.TSFlags & (VOP1 | VOP2 | VOP3 | VOPC | VOP3P | SIInstrFlags::SDWA)) == 0)
 3250   return (Desc.TSFlags & SIInstrFlags::SDWA) == 0 && !IsRevOpcode(Opcode);
 3264   uint64_t TSFlags = MII.get(Inst.getOpcode()).TSFlags;
 3305   if (!(Desc.TSFlags & (SIInstrFlags::SOP2 | SIInstrFlags::SOPC)))
 3362   if (!(Desc.TSFlags & (SIInstrFlags::VOP3 | SIInstrFlags::VOP3P)))
 3384     if (OpIdx == Src2Idx && (Desc.TSFlags & SIInstrFlags::IsMAI) &&
 6307   const bool IsPacked = (Desc.TSFlags & SIInstrFlags::IsPacked) != 0;
lib/Target/AMDGPU/Disassembler/AMDGPUDisassembler.cpp
  365         !(MCII->get(MI.getOpcode()).TSFlags & SIInstrFlags::VOP3))) {
  383   if (Res && (MCII->get(MI.getOpcode()).TSFlags & SIInstrFlags::MIMG)) {
  496   bool IsGather4 = MCII->get(MI.getOpcode()).TSFlags & SIInstrFlags::Gather4;
lib/Target/AMDGPU/MCTargetDesc/AMDGPUInstPrinter.cpp
  128     bool IsFlatSeg = !(Desc.TSFlags & SIInstrFlags::IsNonFlatSeg);
  305     if (MII.get(MI->getOpcode()).TSFlags & SIInstrFlags::VOP3)
  307     else if (MII.get(MI->getOpcode()).TSFlags & SIInstrFlags::DPP)
  309     else if (MII.get(MI->getOpcode()).TSFlags & SIInstrFlags::SDWA)
  506   if (OpNo == 0 && (Desc.TSFlags & SIInstrFlags::VOPC) &&
  974     MII.get(MI->getOpcode()).TSFlags & SIInstrFlags::VOP3_OPSEL;
  977     MII.get(MI->getOpcode()).TSFlags & SIInstrFlags::IsPacked;
lib/Target/AMDGPU/MCTargetDesc/R600MCCodeEmitter.cpp
  112   } else if (IS_VTX(Desc)) {
  122   } else if (IS_TEX(Desc)) {
  149        ((Desc.TSFlags & R600_InstFlag::OP1) ||
  150          Desc.TSFlags & R600_InstFlag::OP2)) {
  176     if (HAS_NATIVE_OPERANDS(MCII.get(MI.getOpcode()).TSFlags))
lib/Target/AMDGPU/MCTargetDesc/SIMCCodeEmitter.cpp
  294   if (AMDGPU::isGFX10(STI) && Desc.TSFlags & SIInstrFlags::MIMG) {
lib/Target/AMDGPU/R600InstrInfo.cpp
   58   return get(MI.getOpcode()).TSFlags & R600_InstFlag::VECTOR;
  134   unsigned TargetFlags = get(Opcode).TSFlags;
  140   unsigned TargetFlags = get(Opcode).TSFlags;
  148   unsigned TargetFlags = get(Opcode).TSFlags;
  196   return (get(Opcode).TSFlags & R600_InstFlag::IS_EXPORT);
  200   return ST.hasVertexCache() && IS_VTX(get(Opcode));
  210   return (!ST.hasVertexCache() && IS_VTX(get(Opcode))) || IS_TEX(get(Opcode));
  210   return (!ST.hasVertexCache() && IS_VTX(get(Opcode))) || IS_TEX(get(Opcode));
 1402   unsigned TargetFlags = get(MI.getOpcode()).TSFlags;
 1467   unsigned TargetFlags = get(MI.getOpcode()).TSFlags;
 1488   unsigned TargetFlags = get(MI.getOpcode()).TSFlags;
lib/Target/AMDGPU/R600InstrInfo.h
  318     return get(MI.getOpcode()).TSFlags & R600InstrFlags::REGISTER_STORE;
  322     return get(MI.getOpcode()).TSFlags & R600InstrFlags::REGISTER_LOAD;
lib/Target/AMDGPU/R600OptimizeVectorRegisters.cpp
  153   if (TII->get(MI.getOpcode()).TSFlags & R600_InstFlag::TEX_INST)
  267   if (TII->get(MI.getOpcode()).TSFlags & R600_InstFlag::TEX_INST)
  352         if (TII->get(MI.getOpcode()).TSFlags & R600_InstFlag::TEX_INST) {
lib/Target/AMDGPU/SIFoldOperands.cpp
  194     if (MI->getDesc().TSFlags & SIInstrFlags::IsPacked &&
  195         !(MI->getDesc().TSFlags & SIInstrFlags::IsMAI) &&
lib/Target/AMDGPU/SIInstrInfo.cpp
 6333   if ((get(Opcode).TSFlags & SIInstrFlags::renamedInGFX9) != 0 &&
 6340   if (ST.hasUnpackedD16VMem() && (get(Opcode).TSFlags & SIInstrFlags::D16Buf))
 6343   if (get(Opcode).TSFlags & SIInstrFlags::SDWA) {
lib/Target/AMDGPU/SIInstrInfo.h
  332     return MI.getDesc().TSFlags & SIInstrFlags::SALU;
  336     return get(Opcode).TSFlags & SIInstrFlags::SALU;
  340     return MI.getDesc().TSFlags & SIInstrFlags::VALU;
  344     return get(Opcode).TSFlags & SIInstrFlags::VALU;
  356     return MI.getDesc().TSFlags & SIInstrFlags::SOP1;
  360     return get(Opcode).TSFlags & SIInstrFlags::SOP1;
  364     return MI.getDesc().TSFlags & SIInstrFlags::SOP2;
  368     return get(Opcode).TSFlags & SIInstrFlags::SOP2;
  372     return MI.getDesc().TSFlags & SIInstrFlags::SOPC;
  376     return get(Opcode).TSFlags & SIInstrFlags::SOPC;
  380     return MI.getDesc().TSFlags & SIInstrFlags::SOPK;
  384     return get(Opcode).TSFlags & SIInstrFlags::SOPK;
  388     return MI.getDesc().TSFlags & SIInstrFlags::SOPP;
  392     return get(Opcode).TSFlags & SIInstrFlags::SOPP;
  396     return MI.getDesc().TSFlags & SIInstrFlags::IsPacked;
  400     return get(Opcode).TSFlags & SIInstrFlags::IsPacked;
  404     return MI.getDesc().TSFlags & SIInstrFlags::VOP1;
  408     return get(Opcode).TSFlags & SIInstrFlags::VOP1;
  412     return MI.getDesc().TSFlags & SIInstrFlags::VOP2;
  416     return get(Opcode).TSFlags & SIInstrFlags::VOP2;
  420     return MI.getDesc().TSFlags & SIInstrFlags::VOP3;
  424     return get(Opcode).TSFlags & SIInstrFlags::VOP3;
  428     return MI.getDesc().TSFlags & SIInstrFlags::SDWA;
  432     return get(Opcode).TSFlags & SIInstrFlags::SDWA;
  436     return MI.getDesc().TSFlags & SIInstrFlags::VOPC;
  440     return get(Opcode).TSFlags & SIInstrFlags::VOPC;
  444     return MI.getDesc().TSFlags & SIInstrFlags::MUBUF;
  448     return get(Opcode).TSFlags & SIInstrFlags::MUBUF;
  452     return MI.getDesc().TSFlags & SIInstrFlags::MTBUF;
  456     return get(Opcode).TSFlags & SIInstrFlags::MTBUF;
  460     return MI.getDesc().TSFlags & SIInstrFlags::SMRD;
  464     return get(Opcode).TSFlags & SIInstrFlags::SMRD;
  470     return MI.getDesc().TSFlags & SIInstrFlags::DS;
  474     return get(Opcode).TSFlags & SIInstrFlags::DS;
  480     return MI.getDesc().TSFlags & SIInstrFlags::MIMG;
  484     return get(Opcode).TSFlags & SIInstrFlags::MIMG;
  488     return MI.getDesc().TSFlags & SIInstrFlags::Gather4;
  492     return get(Opcode).TSFlags & SIInstrFlags::Gather4;
  496     return MI.getDesc().TSFlags & SIInstrFlags::FLAT;
  502     auto Flags = MI.getDesc().TSFlags;
  513     return get(Opcode).TSFlags & SIInstrFlags::FLAT;
  517     return MI.getDesc().TSFlags & SIInstrFlags::EXP;
  521     return get(Opcode).TSFlags & SIInstrFlags::EXP;
  525     return MI.getDesc().TSFlags & SIInstrFlags::WQM;
  529     return get(Opcode).TSFlags & SIInstrFlags::WQM;
  533     return MI.getDesc().TSFlags & SIInstrFlags::DisableWQM;
  537     return get(Opcode).TSFlags & SIInstrFlags::DisableWQM;
  541     return MI.getDesc().TSFlags & SIInstrFlags::VGPRSpill;
  545     return get(Opcode).TSFlags & SIInstrFlags::VGPRSpill;
  549     return MI.getDesc().TSFlags & SIInstrFlags::SGPRSpill;
  553     return get(Opcode).TSFlags & SIInstrFlags::SGPRSpill;
  557     return MI.getDesc().TSFlags & SIInstrFlags::DPP;
  561     return get(Opcode).TSFlags & SIInstrFlags::DPP;
  565     return MI.getDesc().TSFlags & SIInstrFlags::VOP3P;
  569     return get(Opcode).TSFlags & SIInstrFlags::VOP3P;
  573     return MI.getDesc().TSFlags & SIInstrFlags::VINTRP;
  577     return get(Opcode).TSFlags & SIInstrFlags::VINTRP;
  581     return MI.getDesc().TSFlags & SIInstrFlags::IsMAI;
  585     return get(Opcode).TSFlags & SIInstrFlags::IsMAI;
  589     return MI.getDesc().TSFlags & SIInstrFlags::IsDOT;
  593     return get(Opcode).TSFlags & SIInstrFlags::IsDOT;
  597     return MI.getDesc().TSFlags & (SIInstrFlags::SALU | SIInstrFlags::SMRD);
  601     return MI.getDesc().TSFlags & SIInstrFlags::VM_CNT;
  605     return MI.getDesc().TSFlags & SIInstrFlags::LGKM_CNT;
  609     return MI.getDesc().TSFlags & SIInstrFlags::SOPK_ZEXT;
  613     return get(Opcode).TSFlags & SIInstrFlags::SOPK_ZEXT;
  619     return MI.getDesc().TSFlags & SIInstrFlags::SCALAR_STORE;
  623     return get(Opcode).TSFlags & SIInstrFlags::SCALAR_STORE;
  627     return MI.getDesc().TSFlags & SIInstrFlags::FIXED_SIZE;
  631     return get(Opcode).TSFlags & SIInstrFlags::FIXED_SIZE;
  635     return MI.getDesc().TSFlags & SIInstrFlags::FPClamp;
  639     return get(Opcode).TSFlags & SIInstrFlags::FPClamp;
  643     return MI.getDesc().TSFlags & SIInstrFlags::IntClamp;
  651       return MI.getDesc().TSFlags & ClampFlags;
  655     return MI.getDesc().TSFlags & SIInstrFlags::FPDPRounding;
  659     return get(Opcode).TSFlags & SIInstrFlags::FPDPRounding;
  663     return MI.getDesc().TSFlags & SIInstrFlags::FPAtomic;
  667     return get(Opcode).TSFlags & SIInstrFlags::FPAtomic;
lib/Target/AMDGPU/SIMemoryLegalizer.cpp
  577   assert(MI->getDesc().TSFlags & SIInstrFlags::maybeAtomic);
  591   assert(MI->getDesc().TSFlags & SIInstrFlags::maybeAtomic);
  605   assert(MI->getDesc().TSFlags & SIInstrFlags::maybeAtomic);
  638   assert(MI->getDesc().TSFlags & SIInstrFlags::maybeAtomic);
 1292       if (!(MI->getDesc().TSFlags & SIInstrFlags::maybeAtomic))
lib/Target/ARC/ARCInstrInfo.cpp
  414   const uint64_t F = MID.TSFlags;
  420   const uint64_t F = MID.TSFlags;
lib/Target/ARM/ARMBaseInstrInfo.cpp
  149   uint64_t TSFlags = MI.getDesc().TSFlags;
  669   if ((MI.getDesc().TSFlags & ARMII::DomainMask) == ARMII::DomainNEON)
 2525   unsigned AddrMode = (Desc.TSFlags & ARMII::AddrModeMask);
 4700   unsigned DDomain = DefMI.getDesc().TSFlags & ARMII::DomainMask;
 4701   unsigned UDomain = UseMI.getDesc().TSFlags & ARMII::DomainMask;
 4722   unsigned DDomain = DefMI.getDesc().TSFlags & ARMII::DomainMask;
 4855   unsigned Domain = MI.getDesc().TSFlags & ARMII::DomainMask;
lib/Target/ARM/ARMBaseRegisterInfo.cpp
  500   unsigned AddrMode = (Desc.TSFlags & ARMII::AddrModeMask);
  686   unsigned AddrMode = (Desc.TSFlags & ARMII::AddrModeMask);
  799        (MI.getDesc().TSFlags & ARMII::AddrModeMask) == ARMII::AddrMode4 ||
  800        (MI.getDesc().TSFlags & ARMII::AddrModeMask) == ARMII::AddrMode6 ||
  801        (MI.getDesc().TSFlags & ARMII::AddrModeMask) == ARMII::AddrModeT2_i7 ||
  802        (MI.getDesc().TSFlags & ARMII::AddrModeMask) == ARMII::AddrModeT2_i7s2 ||
  803        (MI.getDesc().TSFlags & ARMII::AddrModeMask) ==
lib/Target/ARM/ARMFastISel.cpp
  267   if ((MCID.TSFlags & ARMII::DomainMask) != ARMII::DomainNEON ||
lib/Target/ARM/ARMFrameLowering.cpp
 1538         switch (MI.getDesc().TSFlags & ARMII::AddrModeMask) {
lib/Target/ARM/ARMHazardRecognizer.cpp
   22   unsigned Domain = MCID.TSFlags & ARMII::DomainMask;
   43     if (LastMI && (MCID.TSFlags & ARMII::DomainMask) != ARMII::DomainGeneral) {
   53           (LastMCID.TSFlags & ARMII::DomainMask) == ARMII::DomainGeneral) {
lib/Target/ARM/AsmParser/ARMAsmParser.cpp
10188   if (MCID.TSFlags & ARMII::ThumbArithFlagSetting) {
lib/Target/ARM/MCTargetDesc/ARMMCCodeEmitter.cpp
 1872   uint64_t TSFlags = Desc.TSFlags;
lib/Target/ARM/MLxExpansionPass.cpp
  185   unsigned Domain = MCID.TSFlags & ARMII::DomainMask;
  346     unsigned Domain = MCID.TSFlags & ARMII::DomainMask;
lib/Target/ARM/Thumb2InstrInfo.cpp
  470   unsigned AddrMode = (Desc.TSFlags & ARMII::AddrModeMask);
lib/Target/ARM/ThumbRegisterInfo.cpp
  371   unsigned AddrMode = (Desc.TSFlags & ARMII::AddrModeMask);
lib/Target/Hexagon/HexagonConstExtenders.cpp
  875     uint64_t F = D.TSFlags;
 1075   uint64_t F = (D.TSFlags >> HexagonII::MemAccessSizePos) &
 1115   uint64_t F = (D.TSFlags >> HexagonII::MemAccessSizePos) &
lib/Target/Hexagon/HexagonISelDAGToDAG.cpp
  221   uint64_t F = HII->get(LoadN->getMachineOpcode()).TSFlags;
lib/Target/Hexagon/HexagonInstrInfo.cpp
 1556   const uint64_t F = MI.getDesc().TSFlags;
 2005   const uint64_t F = MI.getDesc().TSFlags;
 2029   const uint64_t F = MI.getDesc().TSFlags;
 2177   const uint64_t F = MID.TSFlags;
 2199   const uint64_t F = MI.getDesc().TSFlags;
 2212   const uint64_t F = get(Opcode).TSFlags;
 2399   const uint64_t F = MI.getDesc().TSFlags;
 2404   const uint64_t F = get(Opcode).TSFlags;
 2421   const uint64_t F = MI.getDesc().TSFlags;
 2426   const uint64_t F = get(Opcode).TSFlags;
 2433   const uint64_t F = MI.getDesc().TSFlags;
 2439   const uint64_t F = MI.getDesc().TSFlags;
 2445   const uint64_t F = get(Opcode).TSFlags;
 2451   const uint64_t F = MI.getDesc().TSFlags;
 2457   const uint64_t F = get(Opcode).TSFlags;
 2465   const uint64_t F = get(Opcode).TSFlags;
 2470   const uint64_t F = get(Opcode).TSFlags;
 2475   const uint64_t F = get(Opcode).TSFlags;
 2567   const uint64_t F = MI.getDesc().TSFlags;
 2830   const uint64_t F = get(MI.getOpcode()).TSFlags;
 3043   const uint64_t F = MI.getDesc().TSFlags;
 3053   const uint64_t F = MI.getDesc().TSFlags;
 3148   const uint64_t F = MI.getDesc().TSFlags;
 3285   const uint64_t F = MI.getDesc().TSFlags;
 4160   const uint64_t F = MI.getDesc().TSFlags;
 4191   const uint64_t F = MI.getDesc().TSFlags;
 4204   const uint64_t F = MI.getDesc().TSFlags;
 4222   const uint64_t F = MI.getDesc().TSFlags;
 4326   const uint64_t F = MI.getDesc().TSFlags;
lib/Target/Hexagon/MCTargetDesc/HexagonMCInstrInfo.cpp
  211   uint64_t F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
  218   const uint64_t F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
  286   const uint64_t F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
  304   const uint64_t F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
  310   const uint64_t F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
  316   const uint64_t F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
  349   const uint64_t F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
  374   const uint64_t F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
  393   const uint64_t F = MCII.get(MCI.getOpcode()).TSFlags;
  463   const uint64_t F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
  470   const uint64_t F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
  483   const uint64_t F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
  533   const uint64_t F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
  539   const uint64_t F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
  545   const uint64_t F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
  555   const uint64_t F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
  570   uint64_t const F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
  576   uint64_t const F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
  581   const uint64_t F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
  612   const uint64_t F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
  630   const uint64_t F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
  640   const uint64_t F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
  647   const uint64_t F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
  653   const uint64_t F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
  664   const uint64_t F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
  671   const uint64_t F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
  678   const uint64_t F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
  685   const uint64_t F = MCII.get(MCI.getOpcode()).TSFlags;
  829   const uint64_t F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
  835   const uint64_t F = HexagonMCInstrInfo::getDesc(MCII, MCI).TSFlags;
lib/Target/Mips/AsmParser/MipsAsmParser.cpp
 2068   bool IsPCRelativeLoad = (MCID.TSFlags & MipsII::IsPCRelativeLoad) != 0;
 5561   uint64_t TSFlags = getInstDesc(Inst.getOpcode()).TSFlags;
lib/Target/Mips/MipsInstrInfo.cpp
  567   return (MI.getDesc().TSFlags & MipsII::IsCTI) == 0;
  572   return (MI.getDesc().TSFlags & MipsII::HasForbiddenSlot) != 0;
lib/Target/NVPTX/NVPTXAsmPrinter.cpp
  156   if (MCID.TSFlags & NVPTXII::IsTexFlag) {
  163     if (OpNo == 5 && MO.isImm() && !(MCID.TSFlags & NVPTXII::IsTexModeUnifiedFlag)) {
  169   } else if (MCID.TSFlags & NVPTXII::IsSuldMask) {
  171       1 << (((MCID.TSFlags & NVPTXII::IsSuldMask) >> NVPTXII::IsSuldShift) - 1);
  180   } else if (MCID.TSFlags & NVPTXII::IsSustFlag) {
  188   } else if (MCID.TSFlags & NVPTXII::IsSurfTexQueryFlag) {
lib/Target/NVPTX/NVPTXReplaceImageHandles.cpp
   83   if (MCID.TSFlags & NVPTXII::IsTexFlag) {
   89     if (!(MCID.TSFlags & NVPTXII::IsTexModeUnifiedFlag)) {
   95   } else if (MCID.TSFlags & NVPTXII::IsSuldMask) {
   97       1 << (((MCID.TSFlags & NVPTXII::IsSuldMask) >> NVPTXII::IsSuldShift) - 1);
  105   } else if (MCID.TSFlags & NVPTXII::IsSustFlag) {
  112   } else if (MCID.TSFlags & NVPTXII::IsSurfTexQueryFlag) {
lib/Target/PowerPC/PPCHazardRecognizers.cpp
  287   uint64_t TSFlags = MCID.TSFlags;
lib/Target/PowerPC/PPCInstrInfo.h
  188     return get(Opcode).TSFlags & PPCII::XFormMemOp;
lib/Target/RISCV/MCTargetDesc/RISCVMCCodeEmitter.cpp
  252   unsigned MIFrm = Desc.TSFlags & RISCVII::InstFormatMask;
lib/Target/SystemZ/SystemZElimCompare.cpp
  320   unsigned MIFlags = Desc.TSFlags;
  326   unsigned CompareFlags = Compare.getDesc().TSFlags;
  347       unsigned Flags = MI->getDesc().TSFlags;
lib/Target/SystemZ/SystemZInstrInfo.cpp
  312   if ((MCID.TSFlags & Flag) && MI.getOperand(1).isFI() &&
  904   return ((MCID.TSFlags & Flag) &&
 1187       uint64_t AccessBytes = SystemZII::getAccessSize(MemDesc.TSFlags);
 1200       if (MemDesc.TSFlags & SystemZII::HasIndex)
 1504   int64_t Offset2 = (MCID.TSFlags & SystemZII::Is128Bit ? Offset + 8 : Offset);
 1522     if (MCID.TSFlags & SystemZII::Has20BitOffset)
lib/Target/SystemZ/SystemZRegisterInfo.cpp
  305     if (MI->getDesc().TSFlags & SystemZII::HasIndex
lib/Target/X86/AsmParser/X86AsmParser.cpp
 3111       (MCID.TSFlags & X86II::EncodingMask) != X86II::EVEX)
 3116       (MCID.TSFlags & X86II::EncodingMask) != X86II::VEX)
lib/Target/X86/MCTargetDesc/X86ATTInstPrinter.cpp
  101       if ((Desc.TSFlags & X86II::FormMask) == X86II::MRMSrcMem) {
  102         if ((Desc.TSFlags & X86II::OpPrefixMask) == X86II::XS)
  104         else if ((Desc.TSFlags & X86II::OpPrefixMask) == X86II::XD)
  159       unsigned CurOp = (Desc.TSFlags & X86II::EVEX_K) ? 3 : 2;
  161       if ((Desc.TSFlags & X86II::FormMask) == X86II::MRMSrcMem) {
  162         if (Desc.TSFlags & X86II::EVEX_B) {
  165           if (Desc.TSFlags & X86II::VEX_W)
  172           if (Desc.TSFlags & X86II::EVEX_L2)
  173             NumElts = (Desc.TSFlags & X86II::VEX_W) ? 8 : 16;
  174           else if (Desc.TSFlags & X86II::VEX_L)
  175             NumElts = (Desc.TSFlags & X86II::VEX_W) ? 4 : 8;
  177             NumElts = (Desc.TSFlags & X86II::VEX_W) ? 2 : 4;
  180           if ((Desc.TSFlags & X86II::OpPrefixMask) == X86II::XS)
  182           else if ((Desc.TSFlags & X86II::OpPrefixMask) == X86II::XD)
  184           else if (Desc.TSFlags & X86II::EVEX_L2)
  186           else if (Desc.TSFlags & X86II::VEX_L)
  192         if (Desc.TSFlags & X86II::EVEX_B)
  224       if ((Desc.TSFlags & X86II::FormMask) == X86II::MRMSrcMem)
  301       unsigned CurOp = (Desc.TSFlags & X86II::EVEX_K) ? 3 : 2;
  303       if ((Desc.TSFlags & X86II::FormMask) == X86II::MRMSrcMem) {
  304         if (Desc.TSFlags & X86II::EVEX_B) {
  307           if (Desc.TSFlags & X86II::VEX_W)
  314           if (Desc.TSFlags & X86II::EVEX_L2)
  315             NumElts = (Desc.TSFlags & X86II::VEX_W) ? 8 : 16;
  316           else if (Desc.TSFlags & X86II::VEX_L)
  317             NumElts = (Desc.TSFlags & X86II::VEX_W) ? 4 : 8;
  319             NumElts = (Desc.TSFlags & X86II::VEX_W) ? 2 : 4;
  322           if (Desc.TSFlags & X86II::EVEX_L2)
  324           else if (Desc.TSFlags & X86II::VEX_L)
lib/Target/X86/MCTargetDesc/X86InstComments.cpp
  229   uint64_t TSFlags = Desc.TSFlags;
lib/Target/X86/MCTargetDesc/X86InstPrinterCommon.cpp
  324   uint64_t TSFlags = Desc.TSFlags;
lib/Target/X86/MCTargetDesc/X86IntelInstPrinter.cpp
   85       if ((Desc.TSFlags & X86II::FormMask) == X86II::MRMSrcMem) {
   86         if ((Desc.TSFlags & X86II::OpPrefixMask) == X86II::XS)
   88         else if ((Desc.TSFlags & X86II::OpPrefixMask) == X86II::XD)
  142       if (Desc.TSFlags & X86II::EVEX_K) {
  152       if ((Desc.TSFlags & X86II::FormMask) == X86II::MRMSrcMem) {
  153         if (Desc.TSFlags & X86II::EVEX_B) {
  156           if (Desc.TSFlags & X86II::VEX_W)
  163           if (Desc.TSFlags & X86II::EVEX_L2)
  164             NumElts = (Desc.TSFlags & X86II::VEX_W) ? 8 : 16;
  165           else if (Desc.TSFlags & X86II::VEX_L)
  166             NumElts = (Desc.TSFlags & X86II::VEX_W) ? 4 : 8;
  168             NumElts = (Desc.TSFlags & X86II::VEX_W) ? 2 : 4;
  171           if ((Desc.TSFlags & X86II::OpPrefixMask) == X86II::XS)
  173           else if ((Desc.TSFlags & X86II::OpPrefixMask) == X86II::XD)
  175           else if (Desc.TSFlags & X86II::EVEX_L2)
  177           else if (Desc.TSFlags & X86II::VEX_L)
  184         if (Desc.TSFlags & X86II::EVEX_B)
  207       if ((Desc.TSFlags & X86II::FormMask) == X86II::MRMSrcMem)
  282       if (Desc.TSFlags & X86II::EVEX_K) {
  292       if ((Desc.TSFlags & X86II::FormMask) == X86II::MRMSrcMem) {
  293         if (Desc.TSFlags & X86II::EVEX_B) {
  296           if (Desc.TSFlags & X86II::VEX_W)
  303           if (Desc.TSFlags & X86II::EVEX_L2)
  304             NumElts = (Desc.TSFlags & X86II::VEX_W) ? 8 : 16;
  305           else if (Desc.TSFlags & X86II::VEX_L)
  306             NumElts = (Desc.TSFlags & X86II::VEX_W) ? 4 : 8;
  308             NumElts = (Desc.TSFlags & X86II::VEX_W) ? 2 : 4;
  311           if (Desc.TSFlags & X86II::EVEX_L2)
  313           else if (Desc.TSFlags & X86II::VEX_L)
lib/Target/X86/MCTargetDesc/X86MCCodeEmitter.cpp
  286       getImmFixupKind(Desc.TSFlags) != FK_PCRel_4)
 1217   uint64_t TSFlags = Desc.TSFlags;
lib/Target/X86/MCTargetDesc/X86MCTargetDesc.cpp
  424   bool HasVEX = (Desc.TSFlags & X86II::EncodingMask) == X86II::VEX;
  425   bool HasEVEX = (Desc.TSFlags & X86II::EncodingMask) == X86II::EVEX;
  426   bool HasXOP = (Desc.TSFlags & X86II::EncodingMask) == X86II::XOP;
  528   int MemOpStart = X86II::getMemoryOperandNo(MCID.TSFlags);
lib/Target/X86/X86AvoidStoreForwardingBlocks.cpp
  291   int AddrOffset = X86II::getMemoryOperandNo(Descl.TSFlags);
lib/Target/X86/X86DiscriminateMemOps.cpp
  129       if (X86II::getMemoryOperandNo(MI.getDesc().TSFlags) < 0)
lib/Target/X86/X86DomainReassignment.cpp
  532   int MemOpStart = X86II::getMemoryOperandNo(Desc.TSFlags);
  567     int MemOp = X86II::getMemoryOperandNo(Desc.TSFlags);
lib/Target/X86/X86EvexToVex.cpp
  222   if ((Desc.TSFlags & X86II::EncodingMask) != X86II::EVEX)
  228   if (Desc.TSFlags & (X86II::EVEX_K | X86II::EVEX_B))
  233   if (Desc.TSFlags & X86II::EVEX_L2)
  252     (Desc.TSFlags & X86II::VEX_L) ? makeArrayRef(X86EvexToVex256CompressTable)
lib/Target/X86/X86FixupLEAs.cpp
  447   int AddrOffset = X86II::getMemoryOperandNo(Desc.TSFlags);
lib/Target/X86/X86FloatingPoint.cpp
  419     uint64_t Flags = MI.getDesc().TSFlags;
lib/Target/X86/X86ISelDAGToDAG.cpp
 1294     uint64_t TSFlags = getInstrInfo()->get(In.getMachineOpcode()).TSFlags;
lib/Target/X86/X86InsertPrefetch.cpp
  195       int Offset = X86II::getMemoryOperandNo(Current->getDesc().TSFlags);
lib/Target/X86/X86InstrInfo.cpp
  687   unsigned ShiftCountMask = (MI.getDesc().TSFlags & X86II::REX_W) ? 63 : 31;
 1373   unsigned Case = getThreeSrcCommuteCase(MI.getDesc().TSFlags, SrcOpIdx1,
 1418   unsigned Case = getThreeSrcCommuteCase(MI.getDesc().TSFlags, SrcOpIdx1,
 1858                                                       MI.getDesc().TSFlags);
 1878   uint64_t TSFlags = MI.getDesc().TSFlags;
 2009     unsigned OpOffset = X86II::isKMasked(Desc.TSFlags) ? 1 : 0;
 2017       if ((Desc.TSFlags & X86II::EncodingMask) == X86II::EVEX)
 2123     if (X86II::isKMasked(Desc.TSFlags)) {
 2140                                                       MI.getDesc().TSFlags);
 2147     if (X86II::isKMasked(Desc.TSFlags)) {
 2160         if (X86II::isKMergeMasked(Desc.TSFlags)) {
 3199   int MemRefBegin = X86II::getMemoryOperandNo(Desc.TSFlags);
 6690   uint16_t dom = (MI.getDesc().TSFlags >> X86II::SSEDomainShift) & 3;
 6821   uint16_t domain = (MI.getDesc().TSFlags >> X86II::SSEDomainShift) & 3;
 6862   uint16_t dom = (MI.getDesc().TSFlags >> X86II::SSEDomainShift) & 3;
lib/Target/X86/X86InstrInfo.h
  522     return MI.getDesc().TSFlags & X86II::LOCK;
lib/Target/X86/X86OptimizeLEAs.cpp
  337   int MemOpNo = X86II::getMemoryOperandNo(Desc.TSFlags) +
  440     int MemOpNo = X86II::getMemoryOperandNo(Desc.TSFlags);
  506     int MemOpNo = X86II::getMemoryOperandNo(Desc.TSFlags);
  636               X86II::getMemoryOperandNo(Desc.TSFlags) +
lib/Target/X86/X86SpeculativeLoadHardening.cpp
 1702         int MemRefBeginIdx = X86II::getMemoryOperandNo(Desc.TSFlags);
 1780           int MemRefBeginIdx = X86II::getMemoryOperandNo(Desc.TSFlags);
 2178         int MemRefBeginIdx = X86II::getMemoryOperandNo(Desc.TSFlags);
tools/llvm-exegesis/lib/X86/Target.cpp
   28   switch (Instr.Description->TSFlags & X86II::FormMask) {
  153   if ((Instr.Description->TSFlags & X86II::FormMask) == X86II::Pseudo)
  175   return Instr.Description->TSFlags & X86II::FPTypeMask;
  193   assert(X86II::getMemoryOperandNo(Instr.Description->TSFlags) == 1 &&
  635   int MemOpIdx = X86II::getMemoryOperandNo(IT.Instr.Description->TSFlags);
unittests/Target/ARM/MachineInstrTest.cpp
  499       uint64_t Flags = MII->get(i).TSFlags;