|
|
reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced
|
References
gen/lib/Target/Sparc/SparcGenAsmMatcher.inc 1638 Inst.addOperand(MCOperand::createReg(SP::G0));
2077 case SP::G0: OpKind = MCK_IntRegs; break;
gen/lib/Target/Sparc/SparcGenAsmWriter.inc 4409 MI->getOperand(0).getReg() == Sparc::G0 &&
4412 MI->getOperand(2).getReg() == Sparc::G0) {
4422 MI->getOperand(1).getReg() == Sparc::G0) {
4432 MI->getOperand(1).getReg() == Sparc::G0 &&
4442 MI->getOperand(0).getReg() == Sparc::G0 &&
4443 MI->getOperand(1).getReg() == Sparc::G0 &&
4444 MI->getOperand(2).getReg() == Sparc::G0) {
4470 MI->getOperand(0).getReg() == Sparc::G0 &&
4471 MI->getOperand(1).getReg() == Sparc::G0 &&
4472 MI->getOperand(2).getReg() == Sparc::G0) {
4480 MI->getOperand(0).getReg() == Sparc::G0 &&
4499 MI->getOperand(0).getReg() == Sparc::G0 &&
4518 MI->getOperand(0).getReg() == Sparc::G0 &&
4537 MI->getOperand(0).getReg() == Sparc::G0 &&
4556 MI->getOperand(0).getReg() == Sparc::G0 &&
4575 MI->getOperand(0).getReg() == Sparc::G0 &&
4594 MI->getOperand(0).getReg() == Sparc::G0 &&
4613 MI->getOperand(0).getReg() == Sparc::G0 &&
4632 MI->getOperand(0).getReg() == Sparc::G0 &&
4651 MI->getOperand(0).getReg() == Sparc::G0 &&
4670 MI->getOperand(0).getReg() == Sparc::G0 &&
4689 MI->getOperand(0).getReg() == Sparc::G0 &&
4708 MI->getOperand(0).getReg() == Sparc::G0 &&
4727 MI->getOperand(0).getReg() == Sparc::G0 &&
4746 MI->getOperand(0).getReg() == Sparc::G0 &&
4765 MI->getOperand(0).getReg() == Sparc::G0 &&
4786 MI->getOperand(0).getReg() == Sparc::G0 &&
4809 MI->getOperand(0).getReg() == Sparc::G0 &&
4832 MI->getOperand(0).getReg() == Sparc::G0 &&
4855 MI->getOperand(0).getReg() == Sparc::G0 &&
4878 MI->getOperand(0).getReg() == Sparc::G0 &&
4901 MI->getOperand(0).getReg() == Sparc::G0 &&
4924 MI->getOperand(0).getReg() == Sparc::G0 &&
4947 MI->getOperand(0).getReg() == Sparc::G0 &&
4970 MI->getOperand(0).getReg() == Sparc::G0 &&
4993 MI->getOperand(0).getReg() == Sparc::G0 &&
5016 MI->getOperand(0).getReg() == Sparc::G0 &&
5039 MI->getOperand(0).getReg() == Sparc::G0 &&
5062 MI->getOperand(0).getReg() == Sparc::G0 &&
5085 MI->getOperand(0).getReg() == Sparc::G0 &&
5108 MI->getOperand(0).getReg() == Sparc::G0 &&
5131 MI->getOperand(0).getReg() == Sparc::G0 &&
5156 MI->getOperand(0).getReg() == Sparc::G0 &&
5173 MI->getOperand(0).getReg() == Sparc::G0 &&
5190 MI->getOperand(0).getReg() == Sparc::G0 &&
5207 MI->getOperand(0).getReg() == Sparc::G0 &&
5224 MI->getOperand(0).getReg() == Sparc::G0 &&
5241 MI->getOperand(0).getReg() == Sparc::G0 &&
5258 MI->getOperand(0).getReg() == Sparc::G0 &&
5275 MI->getOperand(0).getReg() == Sparc::G0 &&
5292 MI->getOperand(0).getReg() == Sparc::G0 &&
5309 MI->getOperand(0).getReg() == Sparc::G0 &&
5326 MI->getOperand(0).getReg() == Sparc::G0 &&
5343 MI->getOperand(0).getReg() == Sparc::G0 &&
5360 MI->getOperand(0).getReg() == Sparc::G0 &&
5377 MI->getOperand(0).getReg() == Sparc::G0 &&
5394 MI->getOperand(0).getReg() == Sparc::G0 &&
5411 MI->getOperand(0).getReg() == Sparc::G0 &&
5430 MI->getOperand(0).getReg() == Sparc::G0 &&
5451 MI->getOperand(0).getReg() == Sparc::G0 &&
5472 MI->getOperand(0).getReg() == Sparc::G0 &&
5493 MI->getOperand(0).getReg() == Sparc::G0 &&
5514 MI->getOperand(0).getReg() == Sparc::G0 &&
5535 MI->getOperand(0).getReg() == Sparc::G0 &&
5556 MI->getOperand(0).getReg() == Sparc::G0 &&
5577 MI->getOperand(0).getReg() == Sparc::G0 &&
5598 MI->getOperand(0).getReg() == Sparc::G0 &&
5619 MI->getOperand(0).getReg() == Sparc::G0 &&
5640 MI->getOperand(0).getReg() == Sparc::G0 &&
5661 MI->getOperand(0).getReg() == Sparc::G0 &&
5682 MI->getOperand(0).getReg() == Sparc::G0 &&
5703 MI->getOperand(0).getReg() == Sparc::G0 &&
5724 MI->getOperand(0).getReg() == Sparc::G0 &&
5745 MI->getOperand(0).getReg() == Sparc::G0 &&
5768 MI->getOperand(0).getReg() == Sparc::G0 &&
5787 MI->getOperand(0).getReg() == Sparc::G0 &&
5806 MI->getOperand(0).getReg() == Sparc::G0 &&
5825 MI->getOperand(0).getReg() == Sparc::G0 &&
5844 MI->getOperand(0).getReg() == Sparc::G0 &&
5863 MI->getOperand(0).getReg() == Sparc::G0 &&
5882 MI->getOperand(0).getReg() == Sparc::G0 &&
5901 MI->getOperand(0).getReg() == Sparc::G0 &&
5920 MI->getOperand(0).getReg() == Sparc::G0 &&
5939 MI->getOperand(0).getReg() == Sparc::G0 &&
5958 MI->getOperand(0).getReg() == Sparc::G0 &&
5977 MI->getOperand(0).getReg() == Sparc::G0 &&
5996 MI->getOperand(0).getReg() == Sparc::G0 &&
6015 MI->getOperand(0).getReg() == Sparc::G0 &&
6034 MI->getOperand(0).getReg() == Sparc::G0 &&
6053 MI->getOperand(0).getReg() == Sparc::G0 &&
6074 MI->getOperand(0).getReg() == Sparc::G0 &&
6097 MI->getOperand(0).getReg() == Sparc::G0 &&
6120 MI->getOperand(0).getReg() == Sparc::G0 &&
6143 MI->getOperand(0).getReg() == Sparc::G0 &&
6166 MI->getOperand(0).getReg() == Sparc::G0 &&
6189 MI->getOperand(0).getReg() == Sparc::G0 &&
6212 MI->getOperand(0).getReg() == Sparc::G0 &&
6235 MI->getOperand(0).getReg() == Sparc::G0 &&
6258 MI->getOperand(0).getReg() == Sparc::G0 &&
6281 MI->getOperand(0).getReg() == Sparc::G0 &&
6304 MI->getOperand(0).getReg() == Sparc::G0 &&
6327 MI->getOperand(0).getReg() == Sparc::G0 &&
6350 MI->getOperand(0).getReg() == Sparc::G0 &&
6373 MI->getOperand(0).getReg() == Sparc::G0 &&
6396 MI->getOperand(0).getReg() == Sparc::G0 &&
6419 MI->getOperand(0).getReg() == Sparc::G0 &&
gen/lib/Target/Sparc/SparcGenDAGISel.inc 70 /* 26*/ OPC_EmitRegister, MVT::i32, SP::G0,
78 /* 42*/ OPC_EmitRegister, MVT::i32, SP::G0,
93 /* 70*/ OPC_EmitRegister, MVT::i64, SP::G0,
101 /* 86*/ OPC_EmitRegister, MVT::i64, SP::G0,
2643 /* 4837*/ OPC_EmitRegister, MVT::i32, SP::G0,
2651 /* 4853*/ OPC_EmitRegister, MVT::i64, SP::G0,
2661 /* 4873*/ OPC_EmitRegister, MVT::i32, SP::G0,
2669 /* 4889*/ OPC_EmitRegister, MVT::i64, SP::G0,
2679 /* 4909*/ OPC_EmitRegister, MVT::i32, SP::G0,
2687 /* 4925*/ OPC_EmitRegister, MVT::i64, SP::G0,
2697 /* 4945*/ OPC_EmitRegister, MVT::i32, SP::G0,
2705 /* 4961*/ OPC_EmitRegister, MVT::i64, SP::G0,
2734 /* 5013*/ OPC_EmitRegister, MVT::i32, SP::G0,
2735 /* 5016*/ OPC_EmitRegister, MVT::i32, SP::G0,
2754 /* 5054*/ OPC_EmitRegister, MVT::i32, SP::G0,
2761 /* 5069*/ OPC_EmitRegister, MVT::i64, SP::G0,
gen/lib/Target/Sparc/SparcGenRegisterInfo.inc 1054 { SP::G0 },
1131 SP::I0, SP::I1, SP::I2, SP::I3, SP::I4, SP::I5, SP::I6, SP::I7, SP::G0, SP::G1, SP::G2, SP::G3, SP::G4, SP::G5, SP::G6, SP::G7, SP::L0, SP::L1, SP::L2, SP::L3, SP::L4, SP::L5, SP::L6, SP::L7, SP::O0, SP::O1, SP::O2, SP::O3, SP::O4, SP::O5, SP::O6, SP::O7,
1151 SP::I0, SP::I1, SP::I2, SP::I3, SP::I4, SP::I5, SP::I6, SP::I7, SP::G0, SP::G1, SP::G2, SP::G3, SP::G4, SP::G5, SP::G6, SP::G7, SP::L0, SP::L1, SP::L2, SP::L3, SP::L4, SP::L5, SP::L6, SP::L7, SP::O0, SP::O1, SP::O2, SP::O3, SP::O4, SP::O5, SP::O6, SP::O7,
1252 { 0U, SP::G0 },
1337 { 0U, SP::G0 },
1471 { SP::G0, 0U },
1556 { SP::G0, 0U },
lib/Target/Sparc/AsmParser/SparcAsmParser.cpp 129 Sparc::G0, Sparc::G1, Sparc::G2, Sparc::G3,
410 if (Reg >= Sparc::G0 && Reg <= Sparc::G7)
411 regIdx = Reg - Sparc::G0;
486 Op->Mem.OffsetReg = Sparc::G0; // always 0
537 MCOperand PrevReg = MCOperand::createReg(Sparc::G0);
lib/Target/Sparc/DelaySlotFiller.cpp 417 && OrMI->getOperand(1).getReg() != SP::G0
418 && OrMI->getOperand(2).getReg() != SP::G0)
422 && OrMI->getOperand(1).getReg() != SP::G0
470 RestoreMI->getOperand(1).setReg(SP::G0);
489 && MBBI->getOperand(0).getReg() == SP::G0
490 && MBBI->getOperand(1).getReg() == SP::G0
491 && MBBI->getOperand(2).getReg() == SP::G0);
lib/Target/Sparc/Disassembler/SparcDisassembler.cpp 62 SP::G0, SP::G1, SP::G2, SP::G3,
lib/Target/Sparc/MCTargetDesc/SparcInstPrinter.cpp 66 case SP::G0: // jmp $addr | ret | retl
152 if (MO.isReg() && MO.getReg() == SP::G0)
lib/Target/Sparc/SparcAsmPrinter.cpp 394 MI->getOperand(opNum+1).getReg() == SP::G0)
lib/Target/Sparc/SparcFrameLowering.cpp 230 BuildMI(MBB, MBBI, dl, TII.get(SP::RESTORErr), SP::G0).addReg(SP::G0)
230 BuildMI(MBB, MBBI, dl, TII.get(SP::RESTORErr), SP::G0).addReg(SP::G0)
231 .addReg(SP::G0);
lib/Target/Sparc/SparcISelDAGToDAG.cpp 140 R2 = CurDAG->getRegister(SP::G0, TLI->getPointerTy(CurDAG->getDataLayout()));
357 TopPart = CurDAG->getRegister(SP::G0, MVT::i32);
lib/Target/Sparc/SparcISelLowering.cpp 1028 .Case("g0", SP::G0).Case("g1", SP::G1).Case("g2", SP::G2).Case("g3", SP::G3)
3364 SDValue Hi = DAG.getCopyFromReg(Lo, dl, SP::G0, MVT::i32);
lib/Target/Sparc/SparcInstrInfo.cpp 322 BuildMI(MBB, I, DL, get(SP::ORrr), DestReg).addReg(SP::G0)
362 .addReg(SP::G0)
384 MIB.addReg(SP::G0);
lib/Target/Sparc/SparcRegisterInfo.cpp 73 Reserved.set(SP::G0);