|
|
reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced
|
References
gen/lib/Target/PowerPC/PPCGenAsmMatcher.inc 3727 case PPC::X1: OpKind = MCK_Reg6; break;
gen/lib/Target/PowerPC/PPCGenInstrInfo.inc 2595 static const MCPhysReg ImplicitList22[] = { PPC::X1, 0 };
gen/lib/Target/PowerPC/PPCGenRegisterInfo.inc 1436 PPC::X2, PPC::X3, PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X11, PPC::X12, PPC::X30, PPC::X29, PPC::X28, PPC::X27, PPC::X26, PPC::X25, PPC::X24, PPC::X23, PPC::X22, PPC::X21, PPC::X20, PPC::X19, PPC::X18, PPC::X17, PPC::X16, PPC::X15, PPC::X14, PPC::X31, PPC::X13, PPC::X0, PPC::X1, PPC::FP8, PPC::BP8, PPC::F0, PPC::F1, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6, PPC::F7, PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12, PPC::F13, PPC::VF2, PPC::VF3, PPC::VF4, PPC::VF5, PPC::VF0, PPC::VF1, PPC::VF6, PPC::VF7, PPC::VF8, PPC::VF9, PPC::VF10, PPC::VF11, PPC::VF12, PPC::VF13, PPC::VF14, PPC::VF15, PPC::VF16, PPC::VF17, PPC::VF18, PPC::VF19,
1456 PPC::X2, PPC::X3, PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X11, PPC::X12, PPC::X30, PPC::X29, PPC::X28, PPC::X27, PPC::X26, PPC::X25, PPC::X24, PPC::X23, PPC::X22, PPC::X21, PPC::X20, PPC::X19, PPC::X18, PPC::X17, PPC::X16, PPC::X15, PPC::X14, PPC::X31, PPC::X13, PPC::X0, PPC::X1, PPC::FP8, PPC::BP8,
1466 PPC::X2, PPC::X3, PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X11, PPC::X12, PPC::X30, PPC::X29, PPC::X28, PPC::X27, PPC::X26, PPC::X25, PPC::X24, PPC::X23, PPC::X22, PPC::X21, PPC::X20, PPC::X19, PPC::X18, PPC::X17, PPC::X16, PPC::X15, PPC::X14, PPC::X31, PPC::X13, PPC::X1, PPC::FP8, PPC::BP8, PPC::ZERO8,
1486 PPC::X2, PPC::X3, PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X11, PPC::X12, PPC::X30, PPC::X29, PPC::X28, PPC::X27, PPC::X26, PPC::X25, PPC::X24, PPC::X23, PPC::X22, PPC::X21, PPC::X20, PPC::X19, PPC::X18, PPC::X17, PPC::X16, PPC::X15, PPC::X14, PPC::X31, PPC::X13, PPC::X1, PPC::FP8, PPC::BP8,
1747 { 1U, PPC::X1 },
2035 { 1U, PPC::X1 },
2564 { PPC::X1, 1U },
2839 { PPC::X1, -2U },
3117 { PPC::X1, 1U },
3392 { PPC::X1, -2U },
4325 static const MCPhysReg AltOrder1[] = { PPC::X3, PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X11, PPC::X12, PPC::X30, PPC::X29, PPC::X28, PPC::X27, PPC::X26, PPC::X25, PPC::X24, PPC::X23, PPC::X22, PPC::X21, PPC::X20, PPC::X19, PPC::X18, PPC::X17, PPC::X16, PPC::X15, PPC::X14, PPC::X31, PPC::X13, PPC::X0, PPC::X1, PPC::FP8, PPC::BP8, PPC::X2 };
4341 static const MCPhysReg AltOrder1[] = { PPC::X3, PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X11, PPC::X12, PPC::X30, PPC::X29, PPC::X28, PPC::X27, PPC::X26, PPC::X25, PPC::X24, PPC::X23, PPC::X22, PPC::X21, PPC::X20, PPC::X19, PPC::X18, PPC::X17, PPC::X16, PPC::X15, PPC::X14, PPC::X31, PPC::X13, PPC::X1, PPC::FP8, PPC::BP8, PPC::ZERO8, PPC::X2 };
4357 static const MCPhysReg AltOrder1[] = { PPC::X3, PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X11, PPC::X12, PPC::X30, PPC::X29, PPC::X28, PPC::X27, PPC::X26, PPC::X25, PPC::X24, PPC::X23, PPC::X22, PPC::X21, PPC::X20, PPC::X19, PPC::X18, PPC::X17, PPC::X16, PPC::X15, PPC::X14, PPC::X31, PPC::X13, PPC::X1, PPC::FP8, PPC::BP8, PPC::X2 };
lib/Target/PowerPC/MCTargetDesc/PPCMCTargetDesc.cpp 93 unsigned Reg = isPPC64 ? PPC::X1 : PPC::R1;
lib/Target/PowerPC/PPCAsmPrinter.cpp 418 .addReg(PPC::X1));
449 .addReg(PPC::X1));
1212 MCInstBuilder(PPC::STD).addReg(PPC::X0).addImm(-8).addReg(PPC::X1));
1298 MCInstBuilder(PPC::STD).addReg(PPC::X0).addImm(-8).addReg(PPC::X1));
lib/Target/PowerPC/PPCFrameLowering.cpp 561 unsigned FP8Reg = is31 ? PPC::X31 : PPC::X1;
832 unsigned SPReg = isPPC64 ? PPC::X1 : PPC::R1;
1403 unsigned SPReg = isPPC64 ? PPC::X1 : PPC::R1;
2318 unsigned StackReg = is64Bit ? PPC::X1 : PPC::R1;
lib/Target/PowerPC/PPCISelLowering.cpp 1106 setStackPointerRegisterToSaveRestore(isPPC64 ? PPC::X1 : PPC::R1);
4895 StackPtr = DAG.getRegister(PPC::X1, MVT::i64);
5294 SDValue StackPtr = DAG.getRegister(PPC::X1, PtrVT);
5862 SDValue StackPtr = DAG.getRegister(PPC::X1, MVT::i64);
6424 StackPtr = DAG.getRegister(PPC::X1, MVT::i64);
6997 unsigned SP = isPPC64 ? PPC::X1 : PPC::R1;
10694 BaseReg = Subtarget.isPPC64() ? PPC::X1 : PPC::R1;
10769 unsigned SP = (PVT == MVT::i64) ? PPC::X1 : PPC::R1;
14556 FrameReg = isPPC64 ? PPC::X1 : PPC::R1;
14581 .Case("r1", is64Bit ? PPC::X1 : PPC::R1)
lib/Target/PowerPC/PPCInstrInfo.cpp 3983 if (StackReg == PPC::X1 && StackOffset == TOCSaveOffset)
lib/Target/PowerPC/PPCRegisterInfo.cpp 408 if (StackPtrConst && (PhysReg == PPC::X1) && !MFI.hasVarSizedObjects()
543 .addReg(PPC::X1);
573 BuildMI(MBB, II, dl, TII.get(PPC::STDUX), PPC::X1)
575 .addReg(PPC::X1)
578 .addReg(PPC::X1)
1141 return TFI->hasFP(MF) ? PPC::X31 : PPC::X1;