|
|
reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced
|
References
gen/lib/Target/PowerPC/PPCGenAsmMatcher.inc 2234 Inst.addOperand(MCOperand::createReg(PPC::R0));
3694 case PPC::R0: OpKind = MCK_GPRC; break;
gen/lib/Target/PowerPC/PPCGenAsmWriter.inc10334 MI->getOperand(0).getReg() == PPC::R0 &&
10585 MI->getOperand(0).getReg() == PPC::R0 &&
10586 MI->getOperand(1).getReg() == PPC::R0 &&
gen/lib/Target/PowerPC/PPCGenInstrInfo.inc 2580 static const MCPhysReg ImplicitList7[] = { PPC::R0, PPC::R3, PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R11, PPC::R12, PPC::LR, PPC::CTR, PPC::CR0, PPC::CR1, PPC::CR5, PPC::CR6, PPC::CR7, 0 };
2598 static const MCPhysReg ImplicitList25[] = { PPC::R0, PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R11, PPC::R12, PPC::LR, PPC::CTR, PPC::CR0, PPC::CR1, PPC::CR5, PPC::CR6, PPC::CR7, 0 };
gen/lib/Target/PowerPC/PPCGenRegisterInfo.inc 1235 { PPC::R0 },
1346 PPC::R2, PPC::R3, PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R11, PPC::R12, PPC::R30, PPC::R29, PPC::R28, PPC::R27, PPC::R26, PPC::R25, PPC::R24, PPC::R23, PPC::R22, PPC::R21, PPC::R20, PPC::R19, PPC::R18, PPC::R17, PPC::R16, PPC::R15, PPC::R14, PPC::R13, PPC::R31, PPC::R0, PPC::R1, PPC::FP, PPC::BP,
1891 { 0U, PPC::R0 },
2179 { 0U, PPC::R0 },
2403 { PPC::R0, -2U },
2678 { PPC::R0, 0U },
2956 { PPC::R0, -2U },
3231 { PPC::R0, 0U },
4277 static const MCPhysReg AltOrder1[] = { PPC::R3, PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R11, PPC::R12, PPC::R30, PPC::R29, PPC::R28, PPC::R27, PPC::R26, PPC::R25, PPC::R24, PPC::R23, PPC::R22, PPC::R21, PPC::R20, PPC::R19, PPC::R18, PPC::R17, PPC::R16, PPC::R15, PPC::R14, PPC::R13, PPC::R31, PPC::R0, PPC::R1, PPC::FP, PPC::BP, PPC::R2 };
lib/Target/PowerPC/MCTargetDesc/PPCInstPrinter.cpp 447 if (MI->getOperand(OpNo+1).getReg() == PPC::R0)
459 if (MI->getOperand(OpNo).getReg() == PPC::R0)
lib/Target/PowerPC/PPCFastISel.cpp 1536 SourcePhysReg -= PPC::X0 - PPC::R0;
lib/Target/PowerPC/PPCFrameLowering.cpp 619 unsigned R0 = Subtarget.isPPC64() ? PPC::X0 : PPC::R0;
1140 if (ScratchReg == PPC::R0) {
2319 unsigned TmpReg = is64Bit ? PPC::X0 : PPC::R0;
lib/Target/PowerPC/PPCInstrInfo.cpp 861 if (MRI.getRegClass(FirstReg)->contains(PPC::R0) ||
3746 if ((NewZeroReg == PPC::R0 || NewZeroReg == PPC::X0) &&
3749 if ((OrigZeroReg == PPC::R0 || OrigZeroReg == PPC::X0) &&