|
|
reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced
|
References
gen/lib/Target/Mips/MipsGenAsmMatcher.inc 1460 Inst.addOperand(MCOperand::createReg(Mips::ZERO_64));
4221 case Mips::ZERO_64: OpKind = MCK_Reg19; break;
gen/lib/Target/Mips/MipsGenAsmWriter.inc 8791 MI->getOperand(2).getReg() == Mips::ZERO_64) {
8859 MI->getOperand(1).getReg() == Mips::ZERO_64 &&
8869 MI->getOperand(1).getReg() == Mips::ZERO_64 &&
8881 MI->getOperand(1).getReg() == Mips::ZERO_64 &&
8891 MI->getOperand(1).getReg() == Mips::ZERO_64 &&
8977 MI->getOperand(0).getReg() == Mips::ZERO_64 &&
9213 MI->getOperand(2).getReg() == Mips::ZERO_64) {
gen/lib/Target/Mips/MipsGenDAGISel.inc 2682 /* 4785*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
2696 /* 4810*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
2965 /* 5314*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
16968 /* 31642*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
17068 /* 31846*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
22625 /* 42372*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
22666 /* 42452*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
22707 /* 42532*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
22739 /* 42591*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
22771 /* 42650*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
22803 /* 42715*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
22810 /* 42730*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
22844 /* 42797*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
22851 /* 42812*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
22879 /* 42869*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
22886 /* 42884*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
22914 /* 42941*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
22921 /* 42956*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
22949 /* 43013*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
22956 /* 43028*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
22984 /* 43085*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
22991 /* 43100*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
23382 /* 43838*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
23391 /* 43858*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
23400 /* 43878*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
23409 /* 43898*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
23418 /* 43918*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
23470 /* 44022*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
23480 /* 44043*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
23577 /* 44244*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
23617 /* 44338*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
27305 /* 51674*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
27344 /* 51758*/ OPC_EmitRegister2, MVT::i64, TARGET_VAL(Mips::ZERO_64),
gen/lib/Target/Mips/MipsGenGlobalISel.inc13659 GIR_AddRegister, /*InsnID*/0, Mips::ZERO_64, /*AddRegisterRegFlags*/0,
14079 GIR_AddRegister, /*InsnID*/0, Mips::ZERO_64, /*AddRegisterRegFlags*/0,
gen/lib/Target/Mips/MipsGenMCPseudoLowering.inc 563 TmpInst.addOperand(MCOperand::createReg(Mips::ZERO_64));
884 TmpInst.addOperand(MCOperand::createReg(Mips::ZERO_64));
gen/lib/Target/Mips/MipsGenRegisterInfo.inc 2297 Mips::ZERO_64, Mips::AT_64, Mips::V0_64, Mips::V1_64, Mips::A0_64, Mips::A1_64, Mips::A2_64, Mips::A3_64, Mips::T0_64, Mips::T1_64, Mips::T2_64, Mips::T3_64, Mips::T4_64, Mips::T5_64, Mips::T6_64, Mips::T7_64, Mips::S0_64, Mips::S1_64, Mips::S2_64, Mips::S3_64, Mips::S4_64, Mips::S5_64, Mips::S6_64, Mips::S7_64, Mips::T8_64, Mips::T9_64, Mips::K0_64, Mips::K1_64, Mips::GP_64, Mips::SP_64, Mips::FP_64, Mips::RA_64,
2347 Mips::ZERO_64, Mips::V0_64, Mips::V1_64, Mips::S0_64, Mips::S1_64, Mips::S2_64, Mips::S3_64, Mips::S4_64,
2357 Mips::ZERO_64, Mips::V0_64, Mips::V1_64, Mips::A0_64, Mips::A1_64, Mips::A2_64, Mips::A3_64, Mips::S1_64,
2417 Mips::ZERO_64, Mips::V0_64, Mips::V1_64, Mips::S1_64,
2517 Mips::ZERO_64,
2748 { 0U, Mips::ZERO_64 },
2824 { 0U, Mips::ZERO_64 },
3041 { Mips::ZERO_64, 0U },
3245 { Mips::ZERO_64, 0U },
lib/Target/Mips/AsmParser/MipsAsmParser.cpp 1970 Inst.getOperand(1).getReg() == Mips::ZERO_64)
1996 Inst.getOperand(SecondOp).getReg() == Mips::ZERO_64) {
1998 Inst.getOperand(FirstOp).getReg() == Mips::ZERO_64)
2834 SrcReg != Mips::ZERO_64;
3661 if (BaseReg != Mips::ZERO && BaseReg != Mips::ZERO_64)
4047 ZeroReg = Mips::ZERO_64;
4105 if (RtReg == Mips::ZERO || RtReg == Mips::ZERO_64) {
4116 if (isRem && (RdReg == Mips::ZERO || RdReg == Mips::ZERO_64)) {
5436 Inst.getOperand(1).getReg() == Mips::ZERO_64)
5490 Inst.getOperand(0).getReg() == Mips::ZERO_64)
5506 Inst.getOperand(0).getReg() == Mips::ZERO_64)
5509 Inst.getOperand(1).getReg() == Mips::ZERO_64)
lib/Target/Mips/MCTargetDesc/MipsABIInfo.cpp 90 return ArePtrs64bit() ? Mips::ZERO_64 : Mips::ZERO;
94 return AreGprs64bit() ? Mips::ZERO_64 : Mips::ZERO;
lib/Target/Mips/MCTargetDesc/MipsInstPrinter.cpp 230 return isReg<Mips::ZERO_64>(MI, 1) && printAlias("beqz", MI, 0, 2, OS);
237 return isReg<Mips::ZERO_64>(MI, 1) && printAlias("bnez", MI, 0, 2, OS);
260 return isReg<Mips::ZERO_64>(MI, 2) && printAlias("not", MI, 0, 1, OS);
lib/Target/Mips/MipsAsmPrinter.cpp 144 unsigned ZeroReg = Subtarget->isGP64bit() ? Mips::ZERO_64 : Mips::ZERO;
lib/Target/Mips/MipsBranchExpansion.cpp 588 .addReg(Mips::ZERO_64)
lib/Target/Mips/MipsDelaySlotFiller.cpp 381 CallerSavedRegs.reset(Mips::ZERO_64);
399 AllocSet.set(Mips::ZERO_64);
lib/Target/Mips/MipsExpandPseudo.cpp 237 ZERO = Mips::ZERO_64;
512 ZERO = Mips::ZERO_64;
lib/Target/Mips/MipsISelLowering.cpp 2356 DAG.getRegister(Mips::ZERO_64, MVT::i64),
lib/Target/Mips/MipsInstrInfo.cpp 468 I->getOperand(0).getReg() == Mips::ZERO_64)) &&
471 I->getOperand(1).getReg() == Mips::ZERO_64)))
lib/Target/Mips/MipsRegisterInfo.cpp 156 Mips::ZERO_64, Mips::K0_64, Mips::K1_64, Mips::SP_64
lib/Target/Mips/MipsSEISelDAGToDAG.cpp 94 (MI.getOperand(1).getReg() == Mips::ZERO_64) &&
98 ZeroReg = Mips::ZERO_64;
135 .addUse(Mips::ZERO_64);
772 Mips::ZERO_64, MVT::i64);
818 CurDAG->getRegister(Mips::ZERO_64, MVT::i64),
1041 Is32BitSplat ? Mips::ZERO : Mips::ZERO_64, SplatMVT);
1199 SDValue Zero64Val = CurDAG->getRegister(Mips::ZERO_64, MVT::i64);
lib/Target/Mips/MipsSEISelLowering.cpp 3421 .addReg(Subtarget.isABI_N64() ? Mips::ZERO_64 : Mips::ZERO)
lib/Target/Mips/MipsSEInstrInfo.cpp 151 Opc = Mips::OR64, ZeroReg = Mips::ZERO_64;
196 if (MI.getOperand(2).getReg() == Mips::ZERO_64)
617 unsigned ZEROReg = STI.isABI_N64() ? Mips::ZERO_64 : Mips::ZERO;
885 unsigned ZERO = Subtarget.isGP64bit() ? Mips::ZERO_64 : Mips::ZERO;