|
|
reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced
|
References
gen/lib/Target/Mips/MipsGenAsmMatcher.inc 4217 case Mips::GP: OpKind = MCK_GP32; break;
gen/lib/Target/Mips/MipsGenRegisterInfo.inc 1603 { Mips::GP },
1967 Mips::ZERO, Mips::AT, Mips::V0, Mips::V1, Mips::A0, Mips::A1, Mips::A2, Mips::A3, Mips::T0, Mips::T1, Mips::T2, Mips::T3, Mips::T4, Mips::T5, Mips::T6, Mips::T7, Mips::S0, Mips::S1, Mips::S2, Mips::S3, Mips::S4, Mips::S5, Mips::S6, Mips::S7, Mips::T8, Mips::T9, Mips::K0, Mips::K1, Mips::GP, Mips::SP, Mips::FP, Mips::RA,
1997 Mips::ZERO, Mips::AT, Mips::V0, Mips::V1, Mips::A0, Mips::A1, Mips::A2, Mips::A3, Mips::T0, Mips::T1, Mips::T2, Mips::T3, Mips::T4, Mips::T5, Mips::T6, Mips::T7, Mips::S0, Mips::S1, Mips::S2, Mips::S3, Mips::S4, Mips::S5, Mips::S6, Mips::S7, Mips::T8, Mips::T9, Mips::K0, Mips::K1, Mips::GP, Mips::SP, Mips::FP, Mips::RA,
2027 Mips::AT, Mips::V0, Mips::V1, Mips::A0, Mips::A1, Mips::A2, Mips::A3, Mips::T0, Mips::T1, Mips::T2, Mips::T3, Mips::T4, Mips::T5, Mips::T6, Mips::T7, Mips::S0, Mips::S1, Mips::S2, Mips::S3, Mips::S4, Mips::S5, Mips::S6, Mips::S7, Mips::T8, Mips::T9, Mips::K0, Mips::K1, Mips::GP, Mips::SP, Mips::FP, Mips::RA,
2237 Mips::GP,
2902 { Mips::GP, 28U },
3106 { Mips::GP, 28U },
7400 static const MCPhysReg CSR_Interrupt_32_SaveList[] = { Mips::A3, Mips::A2, Mips::A1, Mips::A0, Mips::S7, Mips::S6, Mips::S5, Mips::S4, Mips::S3, Mips::S2, Mips::S1, Mips::S0, Mips::V1, Mips::V0, Mips::T9, Mips::T8, Mips::T7, Mips::T6, Mips::T5, Mips::T4, Mips::T3, Mips::T2, Mips::T1, Mips::T0, Mips::RA, Mips::FP, Mips::GP, Mips::AT, Mips::LO0, Mips::HI0, 0 };
7402 static const MCPhysReg CSR_Interrupt_32R6_SaveList[] = { Mips::A3, Mips::A2, Mips::A1, Mips::A0, Mips::S7, Mips::S6, Mips::S5, Mips::S4, Mips::S3, Mips::S2, Mips::S1, Mips::S0, Mips::V1, Mips::V0, Mips::T9, Mips::T8, Mips::T7, Mips::T6, Mips::T5, Mips::T4, Mips::T3, Mips::T2, Mips::T1, Mips::T0, Mips::RA, Mips::FP, Mips::GP, Mips::AT, 0 };
lib/Target/Mips/AsmParser/MipsAsmParser.cpp 1347 && (getMemBase()->getGPR32Reg() == Mips::GP);
2118 (BaseReg.getReg() == Mips::GP ||
2121 TOut.emitRRI(Mips::LWGP_MM, DstReg.getReg(), Mips::GP, MemOffset,
3173 case Mips::K1: return Mips::GP;
3174 case Mips::GP: return Mips::SP;
5296 case Mips::F28: return Mips::GP;
5335 case Mips::COP028: return Mips::GP;
lib/Target/Mips/Disassembler/MipsDisassembler.cpp 1822 Inst.addOperand(MCOperand::createReg(Mips::GP));
lib/Target/Mips/MCTargetDesc/MipsABIInfo.cpp 86 return ArePtrs64bit() ? Mips::GP_64 : Mips::GP;
lib/Target/Mips/MCTargetDesc/MipsMCCodeEmitter.cpp 843 MI.getOperand(OpNo).getReg() == Mips::GP &&
lib/Target/Mips/MCTargetDesc/MipsTargetStreamer.cpp 47 : MCTargetStreamer(S), GPReg(Mips::GP), ModuleDirectiveAllowed(true) {
lib/Target/Mips/MicroMipsSizeReduction.cpp 383 Mips::S6, Mips::S7, Mips::T8, Mips::T9, Mips::K0, Mips::K1, Mips::GP,
lib/Target/Mips/MipsCallLowering.cpp 633 Register(Mips::GP),
635 MIB.addDef(Mips::GP, RegState::Implicit);
lib/Target/Mips/MipsISelLowering.cpp 2922 unsigned GPReg = ABI.IsN64() ? Mips::GP_64 : Mips::GP;
4581 .Case("$28", Mips::GP)
lib/Target/Mips/MipsISelLowering.h 492 DAG.getRegister(IsN64 ? Mips::GP_64 : Mips::GP, Ty),
lib/Target/Mips/MipsOptimizePICCall.cpp 168 unsigned Reg = Ty == MVT::i32 ? Mips::GP : Mips::GP_64;
lib/Target/Mips/MipsRegisterInfo.cpp 177 Reserved.set(Mips::GP);
236 Reserved.set(Mips::GP);