|
|
reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced
|
References
gen/lib/Target/Mips/MipsGenAsmMatcher.inc 4194 case Mips::A1: OpKind = MCK_Reg13; break;
gen/lib/Target/Mips/MipsGenCallingConv.inc 97 Mips::V0, Mips::V1, Mips::A0, Mips::A1
247 Mips::A0, Mips::A1, Mips::A2, Mips::A3, Mips::T0, Mips::T1, Mips::T2, Mips::T3
300 Mips::A0, Mips::A1, Mips::A2, Mips::A3, Mips::T0, Mips::T1, Mips::T2, Mips::T3
484 Mips::A0, Mips::A1, Mips::A2, Mips::A3, Mips::T0, Mips::T1, Mips::T2, Mips::T3, Mips::T4, Mips::T5, Mips::T6, Mips::T7, Mips::T8, Mips::V1
496 Mips::A0, Mips::A1, Mips::A2, Mips::A3, Mips::T0, Mips::T1, Mips::T2, Mips::T3, Mips::T4, Mips::T5, Mips::V1
797 Mips::V0, Mips::V1, Mips::A0, Mips::A1
gen/lib/Target/Mips/MipsGenRegisterInfo.inc 1617 { Mips::A1 },
1967 Mips::ZERO, Mips::AT, Mips::V0, Mips::V1, Mips::A0, Mips::A1, Mips::A2, Mips::A3, Mips::T0, Mips::T1, Mips::T2, Mips::T3, Mips::T4, Mips::T5, Mips::T6, Mips::T7, Mips::S0, Mips::S1, Mips::S2, Mips::S3, Mips::S4, Mips::S5, Mips::S6, Mips::S7, Mips::T8, Mips::T9, Mips::K0, Mips::K1, Mips::GP, Mips::SP, Mips::FP, Mips::RA,
1997 Mips::ZERO, Mips::AT, Mips::V0, Mips::V1, Mips::A0, Mips::A1, Mips::A2, Mips::A3, Mips::T0, Mips::T1, Mips::T2, Mips::T3, Mips::T4, Mips::T5, Mips::T6, Mips::T7, Mips::S0, Mips::S1, Mips::S2, Mips::S3, Mips::S4, Mips::S5, Mips::S6, Mips::S7, Mips::T8, Mips::T9, Mips::K0, Mips::K1, Mips::GP, Mips::SP, Mips::FP, Mips::RA,
2027 Mips::AT, Mips::V0, Mips::V1, Mips::A0, Mips::A1, Mips::A2, Mips::A3, Mips::T0, Mips::T1, Mips::T2, Mips::T3, Mips::T4, Mips::T5, Mips::T6, Mips::T7, Mips::S0, Mips::S1, Mips::S2, Mips::S3, Mips::S4, Mips::S5, Mips::S6, Mips::S7, Mips::T8, Mips::T9, Mips::K0, Mips::K1, Mips::GP, Mips::SP, Mips::FP, Mips::RA,
2037 Mips::V0, Mips::V1, Mips::A0, Mips::A1, Mips::A2, Mips::A3, Mips::S0, Mips::S1, Mips::SP,
2047 Mips::V0, Mips::V1, Mips::A0, Mips::A1, Mips::A2, Mips::A3, Mips::S0, Mips::S1,
2067 Mips::S0, Mips::S1, Mips::V0, Mips::V1, Mips::A0, Mips::A1, Mips::A2, Mips::A3,
2087 Mips::ZERO, Mips::S1, Mips::V0, Mips::V1, Mips::A0, Mips::A1, Mips::A2, Mips::A3,
2097 Mips::S1, Mips::V0, Mips::V1, Mips::A0, Mips::A1, Mips::A2, Mips::A3,
2117 Mips::A1, Mips::A2, Mips::A3, Mips::S5, Mips::S6,
2167 Mips::A1, Mips::A2, Mips::A3,
2177 Mips::A0, Mips::A1, Mips::A2,
2197 Mips::A1, Mips::A2,
2907 { Mips::A1, 5U },
3111 { Mips::A1, 5U },
7400 static const MCPhysReg CSR_Interrupt_32_SaveList[] = { Mips::A3, Mips::A2, Mips::A1, Mips::A0, Mips::S7, Mips::S6, Mips::S5, Mips::S4, Mips::S3, Mips::S2, Mips::S1, Mips::S0, Mips::V1, Mips::V0, Mips::T9, Mips::T8, Mips::T7, Mips::T6, Mips::T5, Mips::T4, Mips::T3, Mips::T2, Mips::T1, Mips::T0, Mips::RA, Mips::FP, Mips::GP, Mips::AT, Mips::LO0, Mips::HI0, 0 };
7402 static const MCPhysReg CSR_Interrupt_32R6_SaveList[] = { Mips::A3, Mips::A2, Mips::A1, Mips::A0, Mips::S7, Mips::S6, Mips::S5, Mips::S4, Mips::S3, Mips::S2, Mips::S1, Mips::S0, Mips::V1, Mips::V0, Mips::T9, Mips::T8, Mips::T7, Mips::T6, Mips::T5, Mips::T4, Mips::T3, Mips::T2, Mips::T1, Mips::T0, Mips::RA, Mips::FP, Mips::GP, Mips::AT, 0 };
7408 static const MCPhysReg CSR_Mips16RetHelper_SaveList[] = { Mips::V0, Mips::V1, Mips::FP, Mips::A3, Mips::A2, Mips::A1, Mips::A0, Mips::S7, Mips::S6, Mips::S5, Mips::S4, Mips::S3, Mips::S2, Mips::S1, Mips::S0, Mips::D15, Mips::D14, Mips::D13, Mips::D12, Mips::D11, Mips::D10, 0 };
lib/Target/Mips/AsmParser/MipsAsmParser.cpp 2237 bool RegPair = ((R0 == Mips::A1 && R1 == Mips::A2) ||
2238 (R0 == Mips::A1 && R1 == Mips::A3) ||
2242 (R0 == Mips::A0 && R1 == Mips::A1) ||
3150 case Mips::A0: return Mips::A1;
3151 case Mips::A1: return Mips::A2;
5234 return Mips::A1;
5273 case Mips::F5: return Mips::A1;
5312 case Mips::COP05: return Mips::A1;
lib/Target/Mips/Disassembler/MipsDisassembler.cpp 2495 Inst.addOperand(MCOperand::createReg(Mips::A1));
2499 Inst.addOperand(MCOperand::createReg(Mips::A1));
2516 Inst.addOperand(MCOperand::createReg(Mips::A1));
lib/Target/Mips/MCTargetDesc/MipsABIInfo.cpp 25 static const MCPhysReg O32IntRegs[4] = {Mips::A0, Mips::A1, Mips::A2, Mips::A3};
119 Mips::A0, Mips::A1, Mips::A2, Mips::A3
lib/Target/Mips/MCTargetDesc/MipsMCCodeEmitter.cpp 1079 if (MI.getOperand(0).getReg() == Mips::A1 &&
1082 else if (MI.getOperand(0).getReg() == Mips::A1 &&
1095 MI.getOperand(1).getReg() == Mips::A1)
lib/Target/Mips/MicroMipsSizeReduction.cpp 380 Mips::AT, Mips::V0, Mips::V1, Mips::A0, Mips::A1, Mips::A2, Mips::A3,
587 if (Reg == Mips::A0 || Reg == Mips::A1 || Reg == Mips::A2 ||
600 (R0 == Mips::A0 && R1 == Mips::A1) ||
603 (R0 == Mips::A1 && R1 == Mips::A2) ||
604 (R0 == Mips::A1 && R1 == Mips::A3) ||
lib/Target/Mips/Mips16InstrInfo.cpp 265 adjustStackPtrBig(SP, Remainder, MBB, I, Mips::A0, Mips::A1);
lib/Target/Mips/MipsAsmPrinter.cpp 923 EmitMovFPIntPair(STI, MovOpc, Mips::A0, Mips::A1, Mips::F12, Mips::F14, LE);
930 EmitMovFPIntPair(STI, MovOpc, Mips::A0, Mips::A1, Mips::F12, Mips::F13, LE);
933 EmitMovFPIntPair(STI, MovOpc, Mips::A0, Mips::A1, Mips::F12, Mips::F13, LE);
937 EmitMovFPIntPair(STI, MovOpc, Mips::A0, Mips::A1, Mips::F12, Mips::F13, LE);
963 EmitMovFPIntPair(STI, MovOpc, Mips::A0, Mips::A1, Mips::F2, Mips::F3, LE);
lib/Target/Mips/MipsFastISel.cpp 1190 VA.convertToReg(Mips::A1);
1334 std::array<MCPhysReg, 4> GPR32ArgRegs = {{Mips::A0, Mips::A1, Mips::A2,
lib/Target/Mips/MipsISelLowering.cpp 2743 static const MCPhysReg IntRegs[] = { Mips::A0, Mips::A1, Mips::A2, Mips::A3 };
2799 State.AllocateReg(Mips::A1);
2811 if (isI64 && (Reg == Mips::A1 || Reg == Mips::A3))
2818 if (Reg == Mips::A1 || Reg == Mips::A3)
2832 if (Reg2 == Mips::A1 || Reg2 == Mips::A3)
2884 return (Reg == Mips::A0) ? Mips::A1 : Mips::A3;
lib/Target/Mips/MipsISelLowering.h 365 return ABI.IsN64() ? Mips::A1_64 : Mips::A1;