reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced

References

gen/lib/Target/Mips/MipsGenAsmMatcher.inc

 7713   { 8455 /* sltiu */, Mips::SLTiu, Convert__GPR32AsmReg1_0__GPR32AsmReg1_1__SImm161_2, AMFBS_HasStdEnc_NotInMicroMips, { MCK_GPR32AsmReg, MCK_GPR32AsmReg, MCK_SImm16 }, },
 7717   { 8461 /* sltu */, Mips::SLTiu, Convert__GPR32AsmReg1_0__GPR32AsmReg1_0__SImm32_Relaxed1_1, AMFBS_HasStdEnc_IsGP32bit_NotInMicroMips, { MCK_GPR32AsmReg, MCK_SImm32_Relaxed }, },
 7722   { 8461 /* sltu */, Mips::SLTiu, Convert__GPR32AsmReg1_0__GPR32AsmReg1_1__SImm32_Relaxed1_2, AMFBS_HasStdEnc_IsGP32bit_NotInMicroMips, { MCK_GPR32AsmReg, MCK_GPR32AsmReg, MCK_SImm32_Relaxed }, },

gen/lib/Target/Mips/MipsGenDAGISel.inc

 2001 /*  3543*/                  OPC_EmitNode1, TARGET_VAL(Mips::SLTiu), 0,
 2042 /*  3625*/                  OPC_EmitNode1, TARGET_VAL(Mips::SLTiu), 0,
 3298 /*  5921*/              OPC_EmitNode1, TARGET_VAL(Mips::SLTiu), 0,
 3333 /*  5993*/              OPC_EmitNode1, TARGET_VAL(Mips::SLTiu), 0,
 3384 /*  6096*/              OPC_EmitNode1, TARGET_VAL(Mips::SLTiu), 0,
 3419 /*  6168*/              OPC_EmitNode1, TARGET_VAL(Mips::SLTiu), 0,
 3775 /*  6941*/              OPC_EmitNode1, TARGET_VAL(Mips::SLTiu), 0,
 3781 /*  6962*/              OPC_EmitNode1, TARGET_VAL(Mips::SLTiu), 0,
 5388 /* 10363*/                OPC_EmitNode1, TARGET_VAL(Mips::SLTiu), 0,
 5423 /* 10435*/                OPC_EmitNode1, TARGET_VAL(Mips::SLTiu), 0,
 5456 /* 10501*/                OPC_EmitNode1, TARGET_VAL(Mips::SLTiu), 0,
 5491 /* 10573*/                OPC_EmitNode1, TARGET_VAL(Mips::SLTiu), 0,
 5524 /* 10639*/                OPC_EmitNode1, TARGET_VAL(Mips::SLTiu), 0,
 5559 /* 10711*/                OPC_EmitNode1, TARGET_VAL(Mips::SLTiu), 0,
16493 /* 30585*/          OPC_MorphNodeTo1, TARGET_VAL(Mips::SLTiu), 0,
16565 /* 30752*/            OPC_MorphNodeTo1, TARGET_VAL(Mips::SLTiu), 0,
16600 /* 30823*/            OPC_EmitNode1, TARGET_VAL(Mips::SLTiu), 0,
16717 /* 31063*/          OPC_MorphNodeTo1, TARGET_VAL(Mips::SLTiu), 0,

gen/lib/Target/Mips/MipsGenGlobalISel.inc

13602           GIR_BuildMI, /*InsnID*/0, /*Opcode*/Mips::SLTiu,
13884           GIR_BuildMI, /*InsnID*/0, /*Opcode*/Mips::SLTiu,

gen/lib/Target/Mips/MipsGenInstrInfo.inc

16693   { Mips::SLTiu, Mips::SLTiu, Mips::SLTiu_MM },
16693   { Mips::SLTiu, Mips::SLTiu, Mips::SLTiu_MM },

gen/lib/Target/Mips/MipsGenMCCodeEmitter.inc

 6753     case Mips::SLTiu:

lib/Target/Mips/AsmParser/MipsAsmParser.cpp

 2477   case Mips::SLTiu:  case Mips::SLTiu_MM:
 4442     OpImmCode = Mips::SLTiu;
 4571     case Mips::SLTiu:
 5146     TOut.emitRRI(Mips::SLTiu, DstReg, DstReg, 1, IDLoc, STI);
 5151   TOut.emitRRI(Mips::SLTiu, DstReg, Reg, 1, IDLoc, STI);
 5171     TOut.emitRRI(Mips::SLTiu, DstReg, SrcReg, 1, IDLoc, STI);
 5200     TOut.emitRRI(Mips::SLTiu, DstReg, DstReg, 1, IDLoc, STI);
 5205   TOut.emitRRI(Mips::SLTiu, DstReg, DstReg, 1, IDLoc, STI);

lib/Target/Mips/MipsFastISel.cpp

  655     emitInst(Mips::SLTiu, ResultReg).addReg(TempReg).addImm(1);

lib/Target/Mips/MipsInstructionSelector.cpp

  634         if (Opcode == Mips::SLTiu || Opcode == Mips::XORi)
  651       Instructions.emplace_back(Mips::SLTiu, ICMPReg, Temp, 1);