reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced

References

gen/lib/Target/Mips/MipsGenAsmMatcher.inc

 5456   { 98 /* addiu */, Mips::ADDiu, Convert__GPR32AsmReg1_0__GPR32AsmReg1_0__SImm16_Relaxed1_1, AMFBS_HasStdEnc_NotInMicroMips, { MCK_GPR32AsmReg, MCK_SImm16_Relaxed }, },
 5461   { 98 /* addiu */, Mips::ADDiu, Convert__GPR32AsmReg1_0__GPR32AsmReg1_1__SImm16_Relaxed1_2, AMFBS_HasStdEnc_NotInMicroMips, { MCK_GPR32AsmReg, MCK_GPR32AsmReg, MCK_SImm16_Relaxed }, },
 5502   { 325 /* addu */, Mips::ADDiu, Convert__GPR32AsmReg1_0__GPR32AsmReg1_0__SImm32_Relaxed1_1, AMFBS_HasStdEnc_NotInMicroMips, { MCK_GPR32AsmReg, MCK_SImm32_Relaxed }, },
 5508   { 325 /* addu */, Mips::ADDiu, Convert__GPR32AsmReg1_0__GPR32AsmReg1_1__SImm32_Relaxed1_2, AMFBS_HasStdEnc_NotInMicroMips, { MCK_GPR32AsmReg, MCK_GPR32AsmReg, MCK_SImm32_Relaxed }, },
 7858   { 9072 /* subu */, Mips::ADDiu, Convert__GPR32AsmReg1_0__GPR32AsmReg1_0__InvNum1_1, AMFBS_None, { MCK_GPR32AsmReg, MCK_InvNum }, },
 7863   { 9072 /* subu */, Mips::ADDiu, Convert__GPR32AsmReg1_0__GPR32AsmReg1_1__InvNum1_2, AMFBS_None, { MCK_GPR32AsmReg, MCK_GPR32AsmReg, MCK_InvNum }, },

gen/lib/Target/Mips/MipsGenDAGISel.inc

15107 /* 27886*/              OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
15145 /* 27956*/              OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
15177 /* 28015*/              OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
15209 /* 28074*/              OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
15241 /* 28133*/              OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
15273 /* 28192*/              OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
15309 /* 28258*/              OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
15333 /* 28303*/              OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
15463 /* 28546*/              OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
15502 /* 28617*/              OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
15535 /* 28677*/              OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
15568 /* 28737*/              OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
15601 /* 28797*/              OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
15634 /* 28857*/              OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
15671 /* 28924*/              OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
15696 /* 28970*/              OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
15837 /* 29225*/              OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
16136 /* 29792*/          OPC_EmitNode1, TARGET_VAL(Mips::ADDiu), 0,
21388 /* 39900*/        OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0|OPFL_GlueOutput,
22788 /* 42686*/          OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
22823 /* 42758*/          OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
22864 /* 42840*/          OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
22899 /* 42912*/          OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
22934 /* 42984*/          OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
22969 /* 43056*/          OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
23093 /* 43290*/          OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
23122 /* 43345*/          OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
23145 /* 43389*/          OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
23168 /* 43433*/          OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
23191 /* 43477*/          OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
23214 /* 43521*/          OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
23452 /* 43988*/      OPC_MorphNodeTo1, TARGET_VAL(Mips::ADDiu), 0,
29467 /* 55798*/        OPC_EmitNode1, TARGET_VAL(Mips::ADDiu), 0,
29484 /* 55857*/        OPC_EmitNode1, TARGET_VAL(Mips::ADDiu), 0,
29501 /* 55916*/        OPC_EmitNode1, TARGET_VAL(Mips::ADDiu), 0,
29519 /* 55978*/        OPC_EmitNode1, TARGET_VAL(Mips::ADDiu), 0,
29536 /* 56037*/        OPC_EmitNode1, TARGET_VAL(Mips::ADDiu), 0,
29553 /* 56096*/        OPC_EmitNode1, TARGET_VAL(Mips::ADDiu), 0,
29573 /* 56160*/        OPC_EmitNode1, TARGET_VAL(Mips::ADDiu), 0,
29590 /* 56219*/        OPC_EmitNode1, TARGET_VAL(Mips::ADDiu), 0,
29607 /* 56278*/        OPC_EmitNode1, TARGET_VAL(Mips::ADDiu), 0,
29625 /* 56340*/        OPC_EmitNode1, TARGET_VAL(Mips::ADDiu), 0,
29642 /* 56399*/        OPC_EmitNode1, TARGET_VAL(Mips::ADDiu), 0,
29659 /* 56458*/        OPC_EmitNode1, TARGET_VAL(Mips::ADDiu), 0,

gen/lib/Target/Mips/MipsGenInstrInfo.inc

16479   { Mips::ADDiu, Mips::ADDiu, Mips::ADDiu_MM },
16479   { Mips::ADDiu, Mips::ADDiu, Mips::ADDiu_MM },
16772   { Mips::ADDiu, Mips::ADDiu, Mips::ADDIU_MMR6 },
16772   { Mips::ADDiu, Mips::ADDiu, Mips::ADDIU_MMR6 },

gen/lib/Target/Mips/MipsGenMCCodeEmitter.inc

 6306     case Mips::ADDiu:

lib/Target/Mips/AsmParser/MipsAsmParser.cpp

 2475   case Mips::ADDiu:  case Mips::ADDiu_MM:
 2667     TOut.emitRRI(Mips::ADDiu, DstReg, SrcReg, ImmValue, IDLoc, STI);
 2921         TOut.emitRRX(IsPtr64 ? Mips::DADDiu : Mips::ADDiu, TmpReg, TmpReg,
 2988       TOut.emitRRX(IsPtr64 ? Mips::DADDiu : Mips::ADDiu, TmpReg, TmpReg,
 3126   TOut.emitRRX(Mips::ADDiu, TmpReg, TmpReg, MCOperand::createExpr(LoExpr),
 3400   TOut.emitRRX(isABI_N64() ? Mips::DADDiu : Mips::ADDiu, TmpReg, TmpReg,
 4155   TOut.emitRRI(Mips::ADDiu, ATReg, ZeroReg, -1, IDLoc, STI);
 4166     TOut.emitRRI(Mips::ADDiu, ATReg, ZeroReg, 1, IDLoc, STI);
 4556     case Mips::ADDiu:
 5185     Opc = isGP64bit() ? Mips::DADDiu : Mips::ADDiu;

lib/Target/Mips/MCTargetDesc/MipsABIInfo.cpp

  102   return ArePtrs64bit() ? Mips::DADDiu : Mips::ADDiu;

lib/Target/Mips/MCTargetDesc/MipsTargetStreamer.cpp

  353     emitRRX(Mips::ADDiu, ATReg, ATReg, LoOperand, IDLoc, STI);
 1181   TmpInst.setOpcode(Mips::ADDiu);
 1264     emitRRX(Mips::ADDiu, GPReg, GPReg, MCOperand::createExpr(LoExpr), SMLoc(),
 1281   emitRRX(Mips::ADDiu, GPReg, GPReg, MCOperand::createExpr(LoExpr), SMLoc(),

lib/Target/Mips/MicroMipsSizeReduction.cpp

  214     {RT_OneInstr, OpCodes(Mips::ADDiu, Mips::ADDIUR1SP_MM),
  216     {RT_OneInstr, OpCodes(Mips::ADDiu, Mips::ADDIUSP_MM), ReduceADDIUToADDIUSP,

lib/Target/Mips/MipsAnalyzeImmediate.cpp

  134     ADDiu = Mips::ADDiu;

lib/Target/Mips/MipsAsmPrinter.cpp

 1224                    MCInstBuilder(Mips::ADDiu)

lib/Target/Mips/MipsBranchExpansion.cpp

  456       BuildMI(*LongBrMBB, Pos, DL, TII->get(Mips::ADDiu), Mips::SP)
  517         BuildMI(*BalTgtMBB, std::prev(Pos), DL, TII->get(Mips::ADDiu), Mips::SP)
  525           BuildMI(*BalTgtMBB, Pos, DL, TII->get(Mips::ADDiu), Mips::SP)
  726   BuildMI(MBB, I, DL, TII->get(Mips::ADDiu), Mips::V0)

lib/Target/Mips/MipsFastISel.cpp

  369     unsigned Opc = Mips::ADDiu;
  428     emitInst(Mips::ADDiu, TempReg)
  743     emitInst(Mips::ADDiu, RegWithZero).addReg(Mips::ZERO).addImm(0);
  744     emitInst(Mips::ADDiu, RegWithOne).addReg(Mips::ZERO).addImm(1);

lib/Target/Mips/MipsISelLowering.cpp

 1851   BuildMI(BB, DL, TII->get(ArePtrs64bit ? Mips::DADDiu : Mips::ADDiu), MaskLSB2)

lib/Target/Mips/MipsInstructionSelector.cpp

  146     MachineInstr *Inst = B.buildInstr(Mips::ADDiu, {DestReg}, {Register(Mips::ZERO)})
  298     MI = BuildMI(MBB, I, I.getDebugLoc(), TII.get(Mips::ADDiu))
  578             BuildMI(MBB, I, I.getDebugLoc(), TII.get(Mips::ADDiu))
  597           BuildMI(MBB, I, I.getDebugLoc(), TII.get(Mips::ADDiu))
  757     BuildMI(MBB, I, I.getDebugLoc(), TII.get(Mips::ADDiu))

lib/Target/Mips/MipsMCInstLower.cpp

  308     lowerLongBranchADDiu(MI, OutMI, Mips::ADDiu);

lib/Target/Mips/MipsMachineFunction.cpp

  104     BuildMI(MBB, I, DL, TII.get(Mips::ADDiu), GlobalBaseReg).addReg(V0)
  120     BuildMI(MBB, I, DL, TII.get(Mips::ADDiu), GlobalBaseReg).addReg(V1)

lib/Target/Mips/MipsSEISelDAGToDAG.cpp

   87   if ((MI.getOpcode() == Mips::ADDiu) &&
  145     BuildMI(MBB, &MI, MI.getDebugLoc(), TII->get(Mips::ADDiu))
 1038       const unsigned ADDiuOp = Is32BitSplat ? Mips::ADDiu : Mips::DADDiu;

lib/Target/Mips/MipsSEISelLowering.cpp

 3068   BuildMI(*FBB, FBB->end(), DL, TII->get(Mips::ADDiu), VR2)
 3074   BuildMI(*TBB, TBB->end(), DL, TII->get(Mips::ADDiu), VR1)
 3137   BuildMI(*FBB, FBB->end(), DL, TII->get(Mips::ADDiu), RD1)
 3143   BuildMI(*TBB, TBB->end(), DL, TII->get(Mips::ADDiu), RD2)