|
|
reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced
|
References
gen/lib/Target/Hexagon/HexagonGenDAGISel.inc40579 /* 77491*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
40586 /* 77505*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
40639 /* 77601*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
64130 /*123125*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
64144 /*123163*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
64156 /*123196*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
64170 /*123233*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
64193 /*123293*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
64205 /*123326*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
65313 /*125591*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
65342 /*125686*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
65369 /*125775*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
68158 /*131852*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
68180 /*131918*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
68200 /*131979*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
68217 /*132026*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
68239 /*132092*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
68259 /*132153*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
69725 /*134917*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
69743 /*134971*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
69784 /*135073*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
69875 /*135286*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
69895 /*135346*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
69914 /*135403*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
69938 /*135469*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
69958 /*135529*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
69977 /*135586*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
70041 /*135717*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
70054 /*135754*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
70097 /*135852*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
70114 /*135903*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
70161 /*136019*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
70178 /*136072*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
70225 /*136190*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
70243 /*136243*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
70261 /*136298*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
70370 /*136487*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
70382 /*136516*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
70391 /*136539*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
70403 /*136567*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
70415 /*136596*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
70424 /*136619*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
70436 /*136647*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
70448 /*136676*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
70457 /*136699*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
70591 /*137001*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
70613 /*137069*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
70633 /*137132*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
70770 /*137446*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
70792 /*137514*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
70812 /*137577*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
70949 /*137891*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
70971 /*137959*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
70991 /*138022*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71205 /*138409*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71218 /*138446*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71253 /*138521*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71266 /*138558*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71301 /*138633*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71314 /*138670*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71342 /*138733*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71355 /*138771*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71368 /*138809*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71507 /*139046*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71514 /*139060*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71523 /*139081*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71536 /*139113*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71541 /*139131*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71548 /*139145*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71553 /*139163*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71562 /*139184*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71567 /*139202*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71583 /*139240*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71592 /*139261*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71603 /*139286*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71608 /*139304*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71617 /*139325*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71622 /*139343*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71636 /*139372*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71643 /*139386*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71652 /*139407*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71667 /*139442*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71676 /*139463*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71686 /*139483*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71695 /*139505*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71700 /*139523*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71712 /*139549*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71729 /*139592*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71736 /*139606*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71745 /*139627*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71758 /*139659*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71763 /*139677*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71770 /*139691*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71775 /*139709*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71784 /*139730*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71789 /*139748*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71805 /*139786*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71814 /*139807*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71825 /*139832*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71830 /*139850*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71839 /*139871*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71844 /*139889*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71858 /*139918*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71865 /*139932*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71874 /*139953*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71889 /*139988*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71898 /*140009*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71908 /*140029*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71917 /*140051*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71922 /*140069*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
71934 /*140095*/ OPC_EmitInteger, MVT::i32, Hexagon::vsub_lo,
gen/lib/Target/Hexagon/HexagonGenRegisterInfo.inc 3183 { 0, 0, 0, Hexagon::vsub_hi, Hexagon::vsub_lo, 0, 0, 0, 0, },
lib/Target/Hexagon/HexagonCopyToCombine.cpp 595 SubLo = Hexagon::vsub_lo;
lib/Target/Hexagon/HexagonExpandCondsets.cpp 262 case Hexagon::vsub_lo:
lib/Target/Hexagon/HexagonFrameLowering.cpp 1749 Register SrcLo = HRI.getSubReg(SrcR, Hexagon::vsub_lo);
1798 Register DstLo = HRI.getSubReg(DstR, Hexagon::vsub_lo);
lib/Target/Hexagon/HexagonISelDAGToDAGHVX.cpp 1013 unsigned Sub = (Part == OpRef::LoHalf) ? Hexagon::vsub_lo
1044 Lo, DAG.getTargetConstant(Hexagon::vsub_lo, dl, MVT::i32),
1406 Vec = DAG.getTargetExtractSubreg(Hexagon::vsub_lo, dl, SingleTy, Vec);
lib/Target/Hexagon/HexagonISelLoweringHVX.cpp 470 return DAG.getTargetExtractSubreg(Hexagon::vsub_lo, dl, VecTy, S);
778 SubIdx = Hexagon::vsub_lo;
886 V0 = DAG.getTargetExtractSubreg(Hexagon::vsub_lo, dl, SingleTy, VecV);
896 unsigned SubIdx = (Idx == 0) ? Hexagon::vsub_lo : Hexagon::vsub_hi;
1391 return DAG.getTargetExtractSubreg(Hexagon::vsub_lo, dl, ResTy, Pair);
lib/Target/Hexagon/HexagonInstrInfo.cpp 852 Register LoSrc = HRI.getSubReg(SrcReg, Hexagon::vsub_lo);
1067 .addReg(HRI.getSubReg(SrcReg, Hexagon::vsub_lo), Kill);
1074 Register SrcSubLo = HRI.getSubReg(SrcReg, Hexagon::vsub_lo);
1094 Register SrcSubLo = HRI.getSubReg(SrcReg, Hexagon::vsub_lo);
1121 HRI.getSubReg(DstReg, Hexagon::vsub_lo))
1300 Register SrcLo = HRI.getSubReg(Op2.getReg(), Hexagon::vsub_lo);
1312 Register SrcLo = HRI.getSubReg(Op3.getReg(), Hexagon::vsub_lo);
lib/Target/Hexagon/HexagonRegisterInfo.cpp 313 static const unsigned VSub[] = { Hexagon::vsub_lo, Hexagon::vsub_hi };