reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced

References

gen/lib/Target/Hexagon/HexagonGenAsmMatcher.inc

 6729     case Hexagon::V0: OpKind = MCK_HvxVR; break;

gen/lib/Target/Hexagon/HexagonGenCallingConv.inc

  143         Hexagon::V0, Hexagon::V1, Hexagon::V2, Hexagon::V3, Hexagon::V4, Hexagon::V5, Hexagon::V6, Hexagon::V7, Hexagon::V8, Hexagon::V9, Hexagon::V10, Hexagon::V11, Hexagon::V12, Hexagon::V13, Hexagon::V14, Hexagon::V15
  191         Hexagon::V0, Hexagon::V1, Hexagon::V2, Hexagon::V3, Hexagon::V4, Hexagon::V5, Hexagon::V6, Hexagon::V7, Hexagon::V8, Hexagon::V9, Hexagon::V10, Hexagon::V11, Hexagon::V12, Hexagon::V13, Hexagon::V14, Hexagon::V15
  311       if (unsigned Reg = State.AllocateReg(Hexagon::V0)) {
  333       if (unsigned Reg = State.AllocateReg(Hexagon::V0)) {

gen/lib/Target/Hexagon/HexagonGenRegisterInfo.inc

  968   { Hexagon::V0 },
 1205     Hexagon::V0, Hexagon::V1, Hexagon::V2, Hexagon::V3, Hexagon::V4, Hexagon::V5, Hexagon::V6, Hexagon::V7, Hexagon::V8, Hexagon::V9, Hexagon::V10, Hexagon::V11, Hexagon::V12, Hexagon::V13, Hexagon::V14, Hexagon::V15, Hexagon::V16, Hexagon::V17, Hexagon::V18, Hexagon::V19, Hexagon::V20, Hexagon::V21, Hexagon::V22, Hexagon::V23, Hexagon::V24, Hexagon::V25, Hexagon::V26, Hexagon::V27, Hexagon::V28, Hexagon::V29, Hexagon::V30, Hexagon::V31, Hexagon::VTMP, 
 1732   { Hexagon::V0, 99U },
 1931   { Hexagon::V0, 99U },

lib/Target/Hexagon/Disassembler/HexagonDisassembler.cpp

  500         Producer = ((Producer - Hexagon::W0) << 1) + SubregBit + Hexagon::V0;
  571       Hexagon::V0,  Hexagon::V1,  Hexagon::V2,  Hexagon::V3,  Hexagon::V4,

lib/Target/Hexagon/HexagonCopyToCombine.cpp

  233     return (Reg - Hexagon::V0) % 2 == 0;

lib/Target/Hexagon/HexagonInstrInfo.cpp

 1152         .addReg(Hexagon::V0, RegState::Undef)
 1153         .addReg(Hexagon::V0, RegState::Undef);
 1159         .addReg(Hexagon::V0, RegState::Undef)
 1160         .addReg(Hexagon::V0, RegState::Undef);

lib/Target/Hexagon/HexagonRegisterInfo.cpp

   69      V0,  V1,  V2,  V3,  V4,  V5,  V6,  V7,  V8,  V9, V10, V11, V12, V13,

lib/Target/Hexagon/HexagonVectorPrint.cpp

   74   return (Reg >= Hexagon::V0 && Reg <= Hexagon::V31)
   80   if (R >= Hexagon::V0 && R <= Hexagon::V31) {
   85     return S[R-Hexagon::V0];
  182     if (Reg >= Hexagon::V0 && Reg <= Hexagon::V31) {
  183       LLVM_DEBUG(dbgs() << "adding dump for V" << Reg - Hexagon::V0 << '\n');
  187       addAsmInstr(MBB, Hexagon::V0 + (Reg - Hexagon::W0) * 2 + 1,
  189       addAsmInstr(MBB, Hexagon::V0 + (Reg - Hexagon::W0) * 2,

lib/Target/Hexagon/MCTargetDesc/HexagonMCCodeEmitter.cpp

  400     if (Consumer >= Hexagon::V0 && Consumer <= Hexagon::V31)
  401       return ((Consumer - Hexagon::V0) >> 1) == (Producer - Hexagon::W0);

lib/Target/Hexagon/MCTargetDesc/HexagonMCInstrInfo.cpp

  878     if (Consumer >= Hexagon::V0 && Consumer <= Hexagon::V31)
  879       return (Consumer - Hexagon::V0) & 0x1;