reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced

References

gen/lib/Target/Hexagon/HexagonGenAsmMatcher.inc

 6697     case Hexagon::LC0: OpKind = MCK_CtrRegs; break;

gen/lib/Target/Hexagon/HexagonGenInstrInfo.inc

 3293 static const MCPhysReg ImplicitList5[] = { Hexagon::SA0, Hexagon::LC0, 0 };
 3294 static const MCPhysReg ImplicitList6[] = { Hexagon::PC, Hexagon::LC0, 0 };
 3295 static const MCPhysReg ImplicitList7[] = { Hexagon::SA0, Hexagon::SA1, Hexagon::LC0, Hexagon::LC1, 0 };
 3296 static const MCPhysReg ImplicitList8[] = { Hexagon::PC, Hexagon::LC0, Hexagon::LC1, 0 };
 3299 static const MCPhysReg ImplicitList11[] = { Hexagon::LC0, Hexagon::SA0, 0 };
 3300 static const MCPhysReg ImplicitList12[] = { Hexagon::LC0, Hexagon::P3, Hexagon::PC, Hexagon::USR, 0 };
 3301 static const MCPhysReg ImplicitList13[] = { Hexagon::LC0, Hexagon::LC1, Hexagon::SA0, Hexagon::SA1, 0 };
 3302 static const MCPhysReg ImplicitList14[] = { Hexagon::LC0, Hexagon::LC1, Hexagon::P3, Hexagon::PC, Hexagon::USR, 0 };
 3313 static const MCPhysReg ImplicitList25[] = { Hexagon::LC0, Hexagon::SA0, Hexagon::USR, 0 };
 3314 static const MCPhysReg ImplicitList26[] = { Hexagon::SA0, Hexagon::LC0, Hexagon::USR, 0 };
 3315 static const MCPhysReg ImplicitList27[] = { Hexagon::LC0, Hexagon::P3, Hexagon::SA0, Hexagon::USR, 0 };

gen/lib/Target/Hexagon/HexagonGenRegisterInfo.inc

  954   { Hexagon::LC0 },
 1035     Hexagon::LC0, Hexagon::SA0, Hexagon::LC1, Hexagon::SA1, Hexagon::P3_0, Hexagon::C5, Hexagon::C8, Hexagon::PC, Hexagon::UGP, Hexagon::GP, Hexagon::CS0, Hexagon::CS1, Hexagon::UPCYCLELO, Hexagon::UPCYCLEHI, Hexagon::FRAMELIMIT, Hexagon::FRAMEKEY, Hexagon::PKTCOUNTLO, Hexagon::PKTCOUNTHI, Hexagon::UTIMERLO, Hexagon::UTIMERHI, Hexagon::M0, Hexagon::M1, Hexagon::USR, 
 1362   { 68U, Hexagon::LC0 },
 1516   { 68U, Hexagon::LC0 },
 1686   { Hexagon::LC0, 68U },
 1885   { Hexagon::LC0, 68U },

lib/Target/Hexagon/Disassembler/HexagonDisassembler.cpp

  651     /*  0 */  SA0,        LC0,        SA1,        LC1,

lib/Target/Hexagon/HexagonHardwareLoops.cpp

  998   static const unsigned Regs01[] = { LC0, SA0, LC1, SA1 };

lib/Target/Hexagon/HexagonRegisterInfo.cpp

  146   Reserved.set(Hexagon::LC0);         // C1

lib/Target/Hexagon/MCTargetDesc/HexagonMCChecker.cpp

   45     Defs[Hexagon::LC0].insert(Unconditional);

lib/Target/Hexagon/MCTargetDesc/HexagonMCChecker.h

  106     return (Hexagon::SA0 == R || Hexagon::LC0 == R || Hexagon::SA1 == R ||