|
|
reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced
|
References
gen/lib/Target/AMDGPU/AMDGPUGenAsmMatcher.inc 3485 { CVT_cvtMubufAtomic, 0, CVT_Done },
3487 { CVT_cvtMubufAtomicReturn, 0, CVT_Done },
3489 { CVT_Done },
3491 { CVT_cvtMubufLds, 0, CVT_Done },
3493 { CVT_cvtMubuf, 0, CVT_Done },
3495 { CVT_cvtDS, 0, CVT_Done },
3497 { CVT_cvtDSGds, 0, CVT_Done },
3499 { CVT_cvtDSOffset01, 0, CVT_Done },
3501 { CVT_cvtExp, 0, CVT_Done },
3503 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_95_addImmOperands_95_defaultFlatOffset, 3, CVT_95_addImmOperands_95_defaultSLC, 4, CVT_Done },
3505 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_95_Reg, 3, CVT_95_addImmOperands_95_defaultFlatOffset, 4, CVT_95_addImmOperands_95_defaultSLC, 6, CVT_Done },
3507 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_95_addImmOperands_95_defaultFlatOffset, 3, CVT_95_addImmOperands_95_defaultGLC, 4, CVT_95_addImmOperands_95_defaultSLC, 5, CVT_95_addImmOperands_95_defaultDLC, 6, CVT_Done },
3509 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_95_addImmOperands_95_defaultFlatOffset, 3, CVT_95_addImmOperands_95_defaultGLC, 4, CVT_95_addImmOperands_95_defaultSLC, 5, CVT_95_addImmOperands_95_defaultDLC, 6, CVT_imm_95_0, 0, CVT_Done },
3511 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_95_addImmOperands_95_defaultFlatOffset, 4, CVT_95_addImmOperands_95_defaultSLC, 5, CVT_Done },
3513 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_95_Reg, 3, CVT_95_addImmOperands_95_defaultFlatOffset, 4, CVT_95_addImmOperands_95_defaultSLC, 5, CVT_Done },
3515 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_95_Reg, 3, CVT_95_addImmOperands_95_defaultFlatOffset, 5, CVT_95_addImmOperands_95_defaultSLC, 7, CVT_Done },
3517 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_95_Reg, 3, CVT_95_Reg, 4, CVT_95_addImmOperands_95_defaultFlatOffset, 5, CVT_95_addImmOperands_95_defaultSLC, 7, CVT_Done },
3519 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_95_addImmOperands_95_defaultFlatOffset, 4, CVT_95_addImmOperands_95_defaultGLC, 5, CVT_95_addImmOperands_95_defaultSLC, 6, CVT_95_addImmOperands_95_defaultDLC, 7, CVT_Done },
3521 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_95_Reg, 3, CVT_95_addImmOperands_95_defaultFlatOffset, 4, CVT_95_addImmOperands_95_defaultGLC, 5, CVT_95_addImmOperands_95_defaultSLC, 6, CVT_95_addImmOperands_95_defaultDLC, 7, CVT_Done },
3523 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_95_addImmOperands_95_defaultFlatOffset, 4, CVT_95_addImmOperands_95_defaultGLC, 5, CVT_95_addImmOperands_95_defaultSLC, 6, CVT_95_addImmOperands_95_defaultDLC, 7, CVT_imm_95_0, 0, CVT_Done },
3525 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_95_Reg, 3, CVT_95_addImmOperands_95_defaultFlatOffset, 4, CVT_95_addImmOperands_95_defaultGLC, 5, CVT_95_addImmOperands_95_defaultSLC, 6, CVT_95_addImmOperands_95_defaultDLC, 7, CVT_imm_95_0, 0, CVT_Done },
3527 { CVT_cvtMIMGAtomic, 0, CVT_Done },
3529 { CVT_cvtMIMG, 0, CVT_Done },
3531 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_Done },
3533 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_95_addRegOrImmOperands, 3, CVT_Done },
3535 { CVT_95_Reg, 1, CVT_Tied, Tie0_1_1, CVT_95_addImmOperands, 2, CVT_Done },
3537 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_95_addRegOrImmOperands, 3, CVT_Done },
3539 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_Done },
3541 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_95_addRegOrImmOperands, 3, CVT_Done },
3543 { CVT_95_addImmOperands, 1, CVT_95_Reg, 2, CVT_95_Reg, 3, CVT_Done },
3545 { CVT_95_addImmOperands, 1, CVT_95_Reg, 2, CVT_95_addImmOperands_95_defaultSMRDOffset20, 3, CVT_Done },
3547 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_95_Reg, 3, CVT_95_addImmOperands_95_defaultDLC, 4, CVT_Done },
3549 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_95_addImmOperands_95_defaultSMRDOffset20, 3, CVT_95_addImmOperands_95_defaultDLC, 4, CVT_Done },
3551 { CVT_95_Reg, 1, CVT_Tied, Tie0_1_1, CVT_95_Reg, 2, CVT_95_Reg, 3, CVT_95_addImmOperands_95_defaultDLC, 5, CVT_Done },
3553 { CVT_95_Reg, 1, CVT_Tied, Tie0_1_1, CVT_95_Reg, 2, CVT_95_addImmOperands_95_defaultSMRDOffset20, 3, CVT_95_addImmOperands_95_defaultDLC, 5, CVT_Done },
3555 { CVT_95_addRegOrImmOperands, 1, CVT_95_addRegOrImmOperands, 2, CVT_Done },
3557 { CVT_95_addRegOrImmOperands, 1, CVT_95_addRegOrImmOperands, 2, CVT_Done },
3559 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_imm_95_0, 0, CVT_Done },
3561 { CVT_95_addSoppBrTargetOperands, 1, CVT_Done },
3563 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_95_Reg, 3, CVT_95_addImmOperands_95_defaultGLC, 4, CVT_95_addImmOperands_95_defaultDLC, 5, CVT_Done },
3565 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_95_addImmOperands_95_defaultSMRDOffset8, 3, CVT_95_addImmOperands_95_defaultGLC, 4, CVT_95_addImmOperands_95_defaultDLC, 5, CVT_Done },
3567 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_95_addImmOperands_95_defaultSMRDOffset20, 3, CVT_95_addImmOperands_95_defaultGLC, 4, CVT_95_addImmOperands_95_defaultDLC, 5, CVT_Done },
3569 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_95_addImmOperands_95_defaultSMRDLiteralOffset, 3, CVT_95_addImmOperands_95_defaultGLC, 4, CVT_95_addImmOperands_95_defaultDLC, 5, CVT_Done },
3571 { CVT_95_Reg, 1, CVT_95_addSoppBrTargetOperands, 2, CVT_Done },
3573 { CVT_95_addRegOrImmOperands, 1, CVT_95_addRegOrImmOperands, 2, CVT_Done },
3575 { CVT_95_Reg, 1, CVT_Done },
3577 { CVT_95_addImmOperands, 1, CVT_Done },
3579 { CVT_95_Reg, 1, CVT_95_addImmOperands, 2, CVT_Done },
3581 { CVT_95_addRegOrImmOperands, 1, CVT_95_addRegOrImmOperands, 2, CVT_Done },
3583 { CVT_95_Reg, 1, CVT_95_addImmOperands, 2, CVT_Done },
3585 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_Done },
3587 { CVT_95_Reg, 1, CVT_95_addImmOperands_95_defaultSMRDOffset20, 2, CVT_Done },
3589 { CVT_95_addImmOperands, 1, CVT_Done },
3591 { CVT_95_addImmOperands_95_defaultEndpgmImmOperands, 1, CVT_Done },
3593 { CVT_95_Reg, 1, CVT_95_addImmOperands, 2, CVT_Done },
3595 { CVT_95_addImmOperands, 1, CVT_Done },
3597 { CVT_95_addRegOrImmOperands, 1, CVT_Done },
3599 { CVT_95_addImmOperands, 1, CVT_Done },
3601 { CVT_95_addRegOrImmOperands, 1, CVT_95_addImmOperands, 2, CVT_Done },
3603 { CVT_95_Reg, 2, CVT_95_addImmOperands, 1, CVT_Done },
3605 { CVT_95_addImmOperands, 2, CVT_95_addImmOperands, 1, CVT_Done },
3607 { CVT_95_addSoppBrTargetOperands, 2, CVT_95_Reg, 1, CVT_Done },
3609 { CVT_95_addImmOperands, 1, CVT_Done },
3611 { CVT_95_Reg, 1, CVT_95_Reg, 3, CVT_95_addImmOperands_95_defaultFlatOffset, 4, CVT_95_addImmOperands_95_defaultGLC, 5, CVT_95_addImmOperands_95_defaultSLC, 6, CVT_95_addImmOperands_95_defaultDLC, 7, CVT_Done },
3613 { CVT_95_Reg, 2, CVT_95_Reg, 3, CVT_95_addImmOperands_95_defaultFlatOffset, 4, CVT_95_addImmOperands_95_defaultGLC, 5, CVT_95_addImmOperands_95_defaultSLC, 6, CVT_95_addImmOperands_95_defaultDLC, 7, CVT_Done },
3615 { CVT_95_Reg, 2, CVT_95_Reg, 1, CVT_95_addImmOperands_95_defaultFlatOffset, 4, CVT_95_addImmOperands_95_defaultGLC, 5, CVT_95_addImmOperands_95_defaultSLC, 6, CVT_95_addImmOperands_95_defaultDLC, 7, CVT_Done },
3617 { CVT_cvtMtbuf, 0, CVT_Done },
3619 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_Done },
3621 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_95_addRegOrImmOperands, 3, CVT_95_addRegOrImmOperands, 4, CVT_Done },
3623 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_95_Reg, 3, CVT_Done },
3625 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 3, CVT_95_Reg, 4, CVT_Done },
3627 { CVT_cvtDPP8, 0, CVT_Done },
3629 { CVT_cvtVOP3, 0, CVT_Done },
3631 { CVT_95_Reg, 1, CVT_Tied, Tie0_1_1, CVT_95_Reg, 2, CVT_95_Reg, 3, CVT_95_addImmOperands, 4, CVT_95_addImmOperands_95_defaultRowMask, 5, CVT_95_addImmOperands_95_defaultBankMask, 6, CVT_95_addImmOperands_95_defaultBoundCtrl, 7, CVT_95_addImmOperands_95_defaultFI, 8, CVT_Done },
3633 { CVT_cvtSdwaVOP2b, 0, CVT_Done },
3635 { CVT_95_Reg, 1, CVT_Tied, Tie0_1_1, CVT_95_Reg, 3, CVT_95_Reg, 4, CVT_95_addImmOperands, 6, CVT_95_addImmOperands_95_defaultRowMask, 7, CVT_95_addImmOperands_95_defaultBankMask, 8, CVT_95_addImmOperands_95_defaultBoundCtrl, 9, CVT_95_addImmOperands_95_defaultFI, 10, CVT_Done },
3637 { CVT_95_Reg, 1, CVT_Tied, Tie0_1_1, CVT_95_Reg, 3, CVT_95_Reg, 4, CVT_95_addImmOperands, 5, CVT_95_addImmOperands_95_defaultRowMask, 6, CVT_95_addImmOperands_95_defaultBankMask, 7, CVT_95_addImmOperands_95_defaultBoundCtrl, 8, CVT_Done },
3639 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_95_Reg, 3, CVT_Done },
3641 { CVT_cvtDPP, 0, CVT_Done },
3643 { CVT_cvtSdwaVOP2, 0, CVT_Done },
3645 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_95_Reg, 3, CVT_Done },
3647 { CVT_cvtVOP3OpSel, 0, CVT_Done },
3649 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_95_addRegOrImmOperands, 3, CVT_Done },
3651 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_95_addRegOrImmOperands, 3, CVT_Done },
3653 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_95_Reg, 3, CVT_Done },
3655 { CVT_95_Reg, 1, CVT_Tied, Tie0_1_1, CVT_95_Reg, 2, CVT_95_Reg, 3, CVT_95_addImmOperands, 4, CVT_95_addImmOperands_95_defaultRowMask, 5, CVT_95_addImmOperands_95_defaultBankMask, 6, CVT_95_addImmOperands_95_defaultBoundCtrl, 7, CVT_Done },
3657 { CVT_95_Reg, 1, CVT_Tied, Tie0_1_1, CVT_95_Reg, 3, CVT_95_Reg, 4, CVT_95_addImmOperands, 6, CVT_95_addImmOperands_95_defaultRowMask, 7, CVT_95_addImmOperands_95_defaultBankMask, 8, CVT_95_addImmOperands_95_defaultBoundCtrl, 9, CVT_Done },
3659 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_95_addRegOrImmOperands, 3, CVT_Done },
3661 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_95_addRegOrImmOperands, 3, CVT_Done },
3663 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_Done },
3665 { CVT_95_Reg, 1, CVT_Tied, Tie0_1_1, CVT_95_Reg, 2, CVT_95_addImmOperands, 3, CVT_95_addImmOperands_95_defaultRowMask, 4, CVT_95_addImmOperands_95_defaultBankMask, 5, CVT_95_addImmOperands_95_defaultBoundCtrl, 6, CVT_Done },
3667 { CVT_cvtSdwaVOP1, 0, CVT_Done },
3669 { CVT_95_Reg, 1, CVT_Tied, Tie0_1_1, CVT_95_Reg, 2, CVT_95_addImmOperands, 3, CVT_95_addImmOperands_95_defaultRowMask, 4, CVT_95_addImmOperands_95_defaultBankMask, 5, CVT_95_addImmOperands_95_defaultBoundCtrl, 6, CVT_95_addImmOperands_95_defaultFI, 7, CVT_Done },
3671 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_Done },
3673 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_Done },
3675 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_Done },
3677 { CVT_95_addRegOrImmOperands, 1, CVT_95_Reg, 2, CVT_Done },
3679 { CVT_95_addRegOrImmOperands, 2, CVT_95_Reg, 3, CVT_Done },
3681 { CVT_cvtSdwaVOPC, 0, CVT_Done },
3683 { CVT_95_addRegOrImmOperands, 1, CVT_95_Reg, 2, CVT_Done },
3685 { CVT_95_addRegOrImmOperands, 2, CVT_95_Reg, 3, CVT_Done },
3687 { CVT_95_addRegOrImmOperands, 1, CVT_95_Reg, 2, CVT_Done },
3689 { CVT_95_addRegOrImmOperands, 2, CVT_95_Reg, 3, CVT_Done },
3691 { CVT_95_addRegOrImmOperands, 1, CVT_95_Reg, 2, CVT_Done },
3693 { CVT_95_addRegOrImmOperands, 2, CVT_95_Reg, 3, CVT_Done },
3695 { CVT_95_addRegOperands, 1, CVT_95_addRegOrImmOperands, 2, CVT_95_addRegOrImmOperands, 3, CVT_Done },
3697 { CVT_95_addRegOrImmOperands, 1, CVT_95_Reg, 2, CVT_Done },
3699 { CVT_95_addRegOrImmOperands, 2, CVT_95_Reg, 3, CVT_Done },
3701 { CVT_95_addRegOperands, 1, CVT_95_addRegOrImmOperands, 2, CVT_95_addRegOrImmOperands, 3, CVT_Done },
3703 { CVT_95_addRegOrImmOperands, 1, CVT_95_Reg, 2, CVT_Done },
3705 { CVT_95_addRegOrImmOperands, 2, CVT_95_Reg, 3, CVT_Done },
3707 { CVT_95_addRegOperands, 1, CVT_95_addRegOrImmOperands, 2, CVT_95_addRegOrImmOperands, 3, CVT_Done },
3709 { CVT_95_addRegOrImmOperands, 1, CVT_95_addRegOrImmOperands, 2, CVT_Done },
3711 { CVT_95_addRegOrImmOperands, 1, CVT_95_addRegOrImmOperands, 2, CVT_Done },
3713 { CVT_95_addRegOrImmOperands, 1, CVT_95_addRegOrImmOperands, 2, CVT_Done },
3715 { CVT_cvtSdwaVOP2e, 0, CVT_Done },
3717 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_Done },
3719 { CVT_95_Reg, 1, CVT_imm_95_0, 0, CVT_95_addRegOrImmOperands, 2, CVT_imm_95_0, 0, CVT_95_addRegOrImmOperands, 3, CVT_imm_95_0, 0, CVT_Done },
3721 { CVT_95_Reg, 1, CVT_imm_95_0, 0, CVT_95_addRegOrImmOperands, 2, CVT_imm_95_0, 0, CVT_95_addRegOrImmOperands, 3, CVT_imm_95_0, 0, CVT_imm_95_0, 0, CVT_Done },
3723 { CVT_95_Reg, 1, CVT_95_addRegOperands, 2, CVT_95_addRegOrImmOperands, 3, CVT_95_addRegOrImmOperands, 4, CVT_95_addRegOrImmOperands, 5, CVT_Done },
3725 { CVT_95_Reg, 1, CVT_95_addRegOperands, 2, CVT_95_addRegOrImmOperands, 3, CVT_95_addRegOrImmOperands, 4, CVT_95_addRegOrImmOperands, 5, CVT_Done },
3727 { CVT_cvtVOP3P, 0, CVT_Done },
3729 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_95_Reg, 3, CVT_Tied, Tie0_1_1, CVT_Done },
3731 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_95_Reg, 3, CVT_Tied, Tie0_1_1, CVT_Done },
3733 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_95_Reg, 3, CVT_95_addKImmFP16Operands, 4, CVT_Done },
3735 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_95_Reg, 3, CVT_95_addKImmFP32Operands, 4, CVT_Done },
3737 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_95_Reg, 3, CVT_Tied, Tie0_1_1, CVT_Done },
3739 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_95_Reg, 3, CVT_Tied, Tie0_1_1, CVT_Done },
3741 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_95_addKImmFP16Operands, 3, CVT_95_Reg, 4, CVT_Done },
3743 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_95_addKImmFP32Operands, 3, CVT_95_Reg, 4, CVT_Done },
3745 { CVT_95_Reg, 1, CVT_95_addImmOperands, 2, CVT_95_addImmOperands, 3, CVT_95_addImmOperands, 4, CVT_Done },
3747 { CVT_cvtVOP3Interp, 0, CVT_Done },
3749 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_95_addImmOperands, 3, CVT_95_addImmOperands, 4, CVT_Done },
3751 { CVT_95_Reg, 1, CVT_Tied, Tie0_1_1, CVT_95_Reg, 2, CVT_95_addImmOperands, 3, CVT_95_addImmOperands, 4, CVT_Done },
3753 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_95_Reg, 3, CVT_95_addRegOrImmOperands, 4, CVT_95_addImmOperands_95_defaultCBSZ, 5, CVT_95_addImmOperands_95_defaultABID, 6, CVT_95_addImmOperands_95_defaultBLGP, 7, CVT_Done },
3755 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_95_Reg, 3, CVT_95_addRegOrImmOperands, 4, CVT_95_addImmOperands_95_defaultCBSZ, 5, CVT_95_addImmOperands_95_defaultABID, 6, CVT_95_addImmOperands_95_defaultBLGP, 7, CVT_Done },
3757 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_95_Reg, 3, CVT_95_addRegOrImmOperands, 4, CVT_95_addImmOperands_95_defaultCBSZ, 5, CVT_95_addImmOperands_95_defaultABID, 6, CVT_95_addImmOperands_95_defaultBLGP, 7, CVT_Done },
3759 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_95_Reg, 3, CVT_95_addRegOrImmOperands, 4, CVT_95_addImmOperands_95_defaultCBSZ, 5, CVT_95_addImmOperands_95_defaultABID, 6, CVT_95_addImmOperands_95_defaultBLGP, 7, CVT_Done },
3761 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_95_Reg, 3, CVT_95_addRegOrImmOperands, 4, CVT_95_addImmOperands_95_defaultCBSZ, 5, CVT_95_addImmOperands_95_defaultABID, 6, CVT_95_addImmOperands_95_defaultBLGP, 7, CVT_Done },
3763 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_95_Reg, 3, CVT_95_addRegOrImmOperands, 4, CVT_95_addImmOperands_95_defaultCBSZ, 5, CVT_95_addImmOperands_95_defaultABID, 6, CVT_95_addImmOperands_95_defaultBLGP, 7, CVT_Done },
3765 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_95_Reg, 3, CVT_Done },
3767 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_95_addRegOrImmOperands, 3, CVT_Done },
3769 { CVT_95_Reg, 1, CVT_95_Reg, 2, CVT_Tied, Tie1_2_2, CVT_Tied, Tie0_1_1, CVT_Done },
3771 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_95_addRegOrImmOperands, 3, CVT_Tied, Tie0_1_1, CVT_Done },
3773 { CVT_95_Reg, 1, CVT_95_addRegOrImmOperands, 2, CVT_95_addRegOrImmOperands, 3, CVT_Tied, Tie0_1_1, CVT_Done },