|
|
reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced
|
References
gen/lib/Target/AArch64/AArch64GenAsmMatcher.inc12722 { 25 /* add */, AArch64::ADD_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
12820 { 120 /* and */, AArch64::AND_ZZZ, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
12899 { 269 /* bdep */, AArch64::BDEP_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE2BitPerm, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
12903 { 274 /* bext */, AArch64::BEXT_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE2BitPerm, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
12909 { 283 /* bgrp */, AArch64::BGRP_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE2BitPerm, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
12928 { 288 /* bic */, AArch64::BIC_ZZZ, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
13513 { 975 /* eor */, AArch64::EOR_ZZZ, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
14622 { 1778 /* histseg */, AArch64::HISTSEG_ZZZ, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE2, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
16682 { 3410 /* mul */, AArch64::MUL_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE2, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
16792 { 3495 /* orr */, AArch64::ORR_ZZZ, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
16829 { 3630 /* pmul */, AArch64::PMUL_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE2, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
17386 { 4530 /* smulh */, AArch64::SMULH_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE2, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
17446 { 4576 /* sqadd */, AArch64::SQADD_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
17564 { 4714 /* sqdmulh */, AArch64::SQDMULH_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE2, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
17711 { 4826 /* sqrdmulh */, AArch64::SQRDMULH_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE2, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
17864 { 5010 /* sqsub */, AArch64::SQSUB_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
18959 { 5924 /* sub */, AArch64::SUB_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
19085 { 6111 /* tbl */, AArch64::TBL_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
19139 { 6144 /* trn1 */, AArch64::TRN1_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
19154 { 6149 /* trn2 */, AArch64::TRN2_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
19456 { 6484 /* umulh */, AArch64::UMULH_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE2, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
19493 { 6517 /* uqadd */, AArch64::UQADD_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
19693 { 6687 /* uqsub */, AArch64::UQSUB_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
19895 { 6919 /* uzp1 */, AArch64::UZP1_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
19910 { 6924 /* uzp2 */, AArch64::UZP2_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
20016 { 7069 /* zip1 */, AArch64::ZIP1_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
20031 { 7074 /* zip2 */, AArch64::ZIP2_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
20080 { 25 /* add */, AArch64::ADD_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
20178 { 120 /* and */, AArch64::AND_ZZZ, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
20257 { 269 /* bdep */, AArch64::BDEP_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE2BitPerm, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
20261 { 274 /* bext */, AArch64::BEXT_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE2BitPerm, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
20267 { 283 /* bgrp */, AArch64::BGRP_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE2BitPerm, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
20286 { 288 /* bic */, AArch64::BIC_ZZZ, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
20871 { 975 /* eor */, AArch64::EOR_ZZZ, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
21980 { 1778 /* histseg */, AArch64::HISTSEG_ZZZ, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE2, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
24040 { 3410 /* mul */, AArch64::MUL_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE2, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
24150 { 3495 /* orr */, AArch64::ORR_ZZZ, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
24187 { 3630 /* pmul */, AArch64::PMUL_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE2, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
24744 { 4530 /* smulh */, AArch64::SMULH_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE2, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
24804 { 4576 /* sqadd */, AArch64::SQADD_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
24922 { 4714 /* sqdmulh */, AArch64::SQDMULH_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE2, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
25069 { 4826 /* sqrdmulh */, AArch64::SQRDMULH_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE2, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
25222 { 5010 /* sqsub */, AArch64::SQSUB_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
26317 { 5924 /* sub */, AArch64::SUB_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
26443 { 6111 /* tbl */, AArch64::TBL_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
26497 { 6144 /* trn1 */, AArch64::TRN1_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
26512 { 6149 /* trn2 */, AArch64::TRN2_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
26814 { 6484 /* umulh */, AArch64::UMULH_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE2, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
26851 { 6517 /* uqadd */, AArch64::UQADD_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
27051 { 6687 /* uqsub */, AArch64::UQSUB_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
27253 { 6919 /* uzp1 */, AArch64::UZP1_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
27268 { 6924 /* uzp2 */, AArch64::UZP2_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
27374 { 7069 /* zip1 */, AArch64::ZIP1_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },
27389 { 7074 /* zip2 */, AArch64::ZIP2_ZZZ_B, Convert__SVEVectorBReg1_0__SVEVectorBReg1_1__SVEVectorBReg1_2, AMFBS_HasSVE, { MCK_SVEVectorBReg, MCK_SVEVectorBReg, MCK_SVEVectorBReg }, },